人民幣定價：59 元
定 價：NT$ 354 元
優惠價：87 折 308 元
絕版無法訂購
相關商品
商品簡介
目次
商品簡介
《Xilinx可編程邏輯器件設計與開發(基礎篇)》介紹了Xilinx主流FPGA的結構與特點、Xilinx FPGA的開發流程及其常用相關開發工具(包括IP核生成器、FPGA Editor、RTL/Architecture原理圖查看器、ChipScope、PlanAhead等工具)的應用，還介紹了業界使用最廣泛的仿真工具ModelSim，最后介紹了Xilinx的8位微控制器PicoBlaze。
《Xilinx可編程邏輯器件設計與開發(基礎篇)》配有1張光盤，其中收錄了《Xilinx可編程邏輯器件設計與開發(基礎篇)》所涉及的參考資料、完整工程、源代碼等。
《Xilinx可編程邏輯器件設計與開發(基礎篇)》可作為高等院校通信工程、電子工程、計算機、自動化、微電子與半導體等專業的參考書，也可作為硬件工程師、IC設計者的實用工具書。
《Xilinx可編程邏輯器件設計與開發(基礎篇)》配有1張光盤，其中收錄了《Xilinx可編程邏輯器件設計與開發(基礎篇)》所涉及的參考資料、完整工程、源代碼等。
《Xilinx可編程邏輯器件設計與開發(基礎篇)》可作為高等院校通信工程、電子工程、計算機、自動化、微電子與半導體等專業的參考書，也可作為硬件工程師、IC設計者的實用工具書。
目次
第1章 Spartan-3系列FPGA 1
1.1 Spartan-3 系列內部結構 2
1.1.1 可配置邏輯模塊(CLB) 2
1.1.2 時鐘資源 7
1.1.3 數字時鐘管理器(DCM) 10
1.1.4 BRAM(Block RAM)模塊 13
1.1.5 嵌入式硬核乘法器 14
1.1.6 IOB模塊 15
1.2 Spartan-3型FPGA 18
1.3 Spartan-3E型FPGA 19
1.4 擴展Spartan-3A型FPGA 19
1.5 小結 21
第2章 Spartan-6系列FPGA 22
2.1 Spartan-6系列內部模塊 23
2.1.1 可配置邏輯模塊(CLB) 23
2.1.2 時鐘資源 27
2.1.3 時鐘管理器(CMT) 33
2.1.4 BRAM(Block RAM)模塊 41
2.1.5 DSP模塊XtremeDSP 44
2.1.6 SelectIO資源 47
2.1.7 MCB模塊 56
2.1.8 GTP模塊 56
2.1.9 PCIe端點模塊 57
2.2 Spartan-6 LX/LXT型FPGA 58
2.3 小結 58
第3章 Virtex-4系列FPGA 59
3.1 ASMBL架構 60
3.2 Virtex-4內部模塊 61
3.2.1 可配置邏輯模塊(CLB) 61
3.2.2 時鐘資源 66
3.2.3 數字時鐘管理器(DCM) 70
3.2.4 相位匹配時鐘分頻器(PMCD) 71
3.2.5 BRAM(Block RAM)模塊 72
3.2.6 DSP模塊XtremeDSP 74
3.2.7 SelectIO模塊 78
3.2.8 RocketIO模塊 86
3.2.9 以太網(Ethernet MAC)模塊 88
3.2.10 處理器核(PowerPC405) 91
3.3 Virtex-4 LX型FPGA 92
3.4 Virtex-4 SX型FPGA 92
3.5 Virtex-4 FX型FPGA 93
3.6 小結 94
第4章 Virtex-5系列FPGA 95
4.1 Virtex-5系列器件內部邏輯結構 97
4.1.1 可配置邏輯模塊(CLB) 97
4.1.2 時鐘資源 102
4.1.3 Select IO技術 108
4.1.4 Rocket I/O技術 114
4.1.5 嵌入式DSP模塊 115
4.1.6 嵌入式PCIe模塊 117
4.1.7 嵌入式PowerPC模塊 118
4.2 Virtex-5 LX 119
4.3 Virtex-5 LXT 120
4.4 Virtex-5 SXT 120
4.5 Virtex-5 TXT 121
4.6 Virtex-5 FXT 122
4.7 小結 123
第5章 Virtex-6系列FPGA 124
5.1 Virtex-6內部模塊 125
5.1.1 可配置邏輯模塊(CLB) 125
5.1.2 時鐘資源 130
5.1.3 混合模式時鐘管理器(MMCM) 135
5.1.4 BRAM(Block RAM)模塊 139
5.1.5 DSP模塊XtremeDSP 140
5.1.6 SelectIO模塊 146
5.1.7 GTX模塊 152
5.1.8 GTH模塊 155
5.1.9 以太網(Ethernet MAC)模塊 155
5.1.10 PCIe端點模塊 158
5.2 Virtex-6 LXT型FPGA 158
5.3 Virtex-6 SXT型FPGA 159
5.4 Virtex-6 HXT型FPGA 159
5.5 小結 161
第6章 Xilinx ISE 11.x開發流程 162
6.1 設計輸入 163
6.1.1 設計要求 163
6.1.2 認識ISE軟件界面 168
6.1.3 創建工程 169
6.2 添加約束 172
6.2.1 引腳約束 173
6.2.2 時序約束 176
6.3 XST綜合 182
6.3.1 XST綜合屬性設置 182
6.3.2 XST綜合流程 190
6.4 實現 192
6.4.1 翻譯階段 193
6.4.2 映射階段 195
6.4.3 布局布線階段 199
6.5 ISim仿真 202
6.5.1 添加仿真文件 202
6.5.2 行為仿真 203
6.5.3 時序仿真 203
6.6 iMPACT編程與配置 204
6.6.1 使用iMPACT生成FPGA配置文件 204
6.6.2 使用iMPACT生成PROM編程文件 204
6.6.3 使用iMPACT配置/編程 207
6.7 小結 209
第7章 ISE 11.x的輔助設計工具 210
7.1 IP核生成工具和結構化設計向導 210
7.1.1 用Core Generator建立一個工程 212
7.1.2 用Core Generator生成存儲器 216
7.1.3 用Core Generator生成時鐘管理單元 224
7.2 FPGA底層編輯器(FPGA Editor) 241
7.2.1 認識FPGA Editor底層編輯器 242
7.2.2 FPGA底層編輯器設計實例 245
7.3 RTL寄存器傳輸級原理圖查看器 251
7.3.1 RTL寄存器傳輸級原理圖查看器的使用 251
7.3.2 RTL寄存器傳輸級原理圖查看器的使用技巧 256
7.4 Technology門級原理圖查看器 258
7.4.1 利用Technology原理圖查看器進行層次分析 258
7.4.2 利用Technology原理圖輔助時序分析 262
7.5 小結 265
第8章 編程與配置 266
8.1 Xilinx FPGA的配置模式 266
8.1.1 主動串行模式 267
8.1.2 被動串行模式 270
8.1.3 主動并行模式 271
8.1.4 被動并行模式 272
8.1.5 邊界掃描模式 275
8.1.6 高級配置模式——SPI 277
8.1.7 高級配置模式——BPI 281
8.1.8 高級配置模式——System ACE 283
8.2 Xilinx FPGA器件的配置流程 283
8.3 Xilinx FPGA器件配置的硬件方案 285
8.4 Xilinx器件的配置文件 287
8.5 iMPACT軟件簡介 290
8.6 小結 296
第9章 ChipScope Pro調試設計 297
9.1 ChipScope Pro相關IP核 299
9.2 ChipScope Pro核生成器 302
9.2.1 ICON屬性 303
9.2.2 ILA屬性 304
9.2.3 VIO屬性 307
9.2.4 ATC2屬性 308
9.2.5 ChipScope Pro內核生成器應用實例 311
9.3 ChipScope Pro內核插入器 318
9.4 ChipScope Pro分析儀 328
9.5 利用FPGA Editor修改Chipscope Pro核信號連接 335
9.6 小結 336
第10章 PlanAhead工具應用 337
10.1 PlanAhead開發流程 337
10.2 PlanAhead輸入、輸出文件 338
10.3 用PlanAhead進行RTL代碼開發與分析 340
10.4 應用PlanAhead進行I/O規劃 354
10.5 PlanAhead與時序分析 363
10.6 應用PlanAhead進行布局規劃 368
10.7 PlanAhead與ChipScope 372
10.8 PlanAhead導入導出功能 380
10.9 小結 380
第11章 第三方仿真工具ModelSim 381
11.1 ISE 11.x支持的仿真工具 382
11.2 ModelSim仿真庫的建立 382
11.3 認識ModelSim常用窗口 387
11.4 ModelSim功能仿真 394
11.4.1 基于Verilog的功能仿真 394
11.4.2 基于VHDL的功能仿真 395
11.4.3 基本功能仿真流程 395
11.4.4 ModelSim的項目管理 400
11.4.5 自定義仿真庫 403
11.5 ModelSim時序仿真 405
11.5.1 基于Verilog的時序仿真 405
11.5.2 基于VHDL的時序仿真 406
11.5.3 基本時序仿真流程 407
11.5.4 SDF時序標注文件 409
11.6 ModelSim波形編輯器與仿真 410
11.6.1 用波形編輯器創建激勵的步驟 410
11.6.2 VCD文件 412
11.7 用命令行方式進行仿真 414
11.7.1 常用命令介紹 414
11.7.2 命令行仿真實例 416
11.7.3 ModelSim中的do文件 416
11.8 ISE與ModelSim協同仿真 417
11.9 ModelSim仿真存儲器 420
11.10 VHDL/Verilog混合仿真 425
11.11 仿真結果的存儲 426
11.12 小結 428
第12章 PicoBlaze 8位微控制器 430
12.1 PicoBlaze特性 430
12.2 PicoBlaze硬件基本結構 431
12.2.1 PicoBlaze功能模塊說明 431
12.2.2 PicoBlaze接口信號 432
12.2.3 PicoBlaze指令集 433
12.2.4 PicoBlaze中斷 437
12.2.5 PicoBlaze Scratchpad RAM——暫存器 438
12.2.6 PicoBlaze輸入/輸出端口 440
12.2.7 PicoBlaze指令存儲器配置方式 443
12.3 PicoBlaze性能 445
12.4 PicoBlaze在FPGA設計中的應用 445
12.5 PicoBlaze開發工具 447
12.5.1 KCPSM3開發工具 447
12.5.2 Mediatronix pBlazIDE開發工具 448
12.6 PicoBlaze設計開發包 450
12.7 PicoBlaze設計實例 451
12.8 小結 458
1.1 Spartan-3 系列內部結構 2
1.1.1 可配置邏輯模塊(CLB) 2
1.1.2 時鐘資源 7
1.1.3 數字時鐘管理器(DCM) 10
1.1.4 BRAM(Block RAM)模塊 13
1.1.5 嵌入式硬核乘法器 14
1.1.6 IOB模塊 15
1.2 Spartan-3型FPGA 18
1.3 Spartan-3E型FPGA 19
1.4 擴展Spartan-3A型FPGA 19
1.5 小結 21
第2章 Spartan-6系列FPGA 22
2.1 Spartan-6系列內部模塊 23
2.1.1 可配置邏輯模塊(CLB) 23
2.1.2 時鐘資源 27
2.1.3 時鐘管理器(CMT) 33
2.1.4 BRAM(Block RAM)模塊 41
2.1.5 DSP模塊XtremeDSP 44
2.1.6 SelectIO資源 47
2.1.7 MCB模塊 56
2.1.8 GTP模塊 56
2.1.9 PCIe端點模塊 57
2.2 Spartan-6 LX/LXT型FPGA 58
2.3 小結 58
第3章 Virtex-4系列FPGA 59
3.1 ASMBL架構 60
3.2 Virtex-4內部模塊 61
3.2.1 可配置邏輯模塊(CLB) 61
3.2.2 時鐘資源 66
3.2.3 數字時鐘管理器(DCM) 70
3.2.4 相位匹配時鐘分頻器(PMCD) 71
3.2.5 BRAM(Block RAM)模塊 72
3.2.6 DSP模塊XtremeDSP 74
3.2.7 SelectIO模塊 78
3.2.8 RocketIO模塊 86
3.2.9 以太網(Ethernet MAC)模塊 88
3.2.10 處理器核(PowerPC405) 91
3.3 Virtex-4 LX型FPGA 92
3.4 Virtex-4 SX型FPGA 92
3.5 Virtex-4 FX型FPGA 93
3.6 小結 94
第4章 Virtex-5系列FPGA 95
4.1 Virtex-5系列器件內部邏輯結構 97
4.1.1 可配置邏輯模塊(CLB) 97
4.1.2 時鐘資源 102
4.1.3 Select IO技術 108
4.1.4 Rocket I/O技術 114
4.1.5 嵌入式DSP模塊 115
4.1.6 嵌入式PCIe模塊 117
4.1.7 嵌入式PowerPC模塊 118
4.2 Virtex-5 LX 119
4.3 Virtex-5 LXT 120
4.4 Virtex-5 SXT 120
4.5 Virtex-5 TXT 121
4.6 Virtex-5 FXT 122
4.7 小結 123
第5章 Virtex-6系列FPGA 124
5.1 Virtex-6內部模塊 125
5.1.1 可配置邏輯模塊(CLB) 125
5.1.2 時鐘資源 130
5.1.3 混合模式時鐘管理器(MMCM) 135
5.1.4 BRAM(Block RAM)模塊 139
5.1.5 DSP模塊XtremeDSP 140
5.1.6 SelectIO模塊 146
5.1.7 GTX模塊 152
5.1.8 GTH模塊 155
5.1.9 以太網(Ethernet MAC)模塊 155
5.1.10 PCIe端點模塊 158
5.2 Virtex-6 LXT型FPGA 158
5.3 Virtex-6 SXT型FPGA 159
5.4 Virtex-6 HXT型FPGA 159
5.5 小結 161
第6章 Xilinx ISE 11.x開發流程 162
6.1 設計輸入 163
6.1.1 設計要求 163
6.1.2 認識ISE軟件界面 168
6.1.3 創建工程 169
6.2 添加約束 172
6.2.1 引腳約束 173
6.2.2 時序約束 176
6.3 XST綜合 182
6.3.1 XST綜合屬性設置 182
6.3.2 XST綜合流程 190
6.4 實現 192
6.4.1 翻譯階段 193
6.4.2 映射階段 195
6.4.3 布局布線階段 199
6.5 ISim仿真 202
6.5.1 添加仿真文件 202
6.5.2 行為仿真 203
6.5.3 時序仿真 203
6.6 iMPACT編程與配置 204
6.6.1 使用iMPACT生成FPGA配置文件 204
6.6.2 使用iMPACT生成PROM編程文件 204
6.6.3 使用iMPACT配置/編程 207
6.7 小結 209
第7章 ISE 11.x的輔助設計工具 210
7.1 IP核生成工具和結構化設計向導 210
7.1.1 用Core Generator建立一個工程 212
7.1.2 用Core Generator生成存儲器 216
7.1.3 用Core Generator生成時鐘管理單元 224
7.2 FPGA底層編輯器(FPGA Editor) 241
7.2.1 認識FPGA Editor底層編輯器 242
7.2.2 FPGA底層編輯器設計實例 245
7.3 RTL寄存器傳輸級原理圖查看器 251
7.3.1 RTL寄存器傳輸級原理圖查看器的使用 251
7.3.2 RTL寄存器傳輸級原理圖查看器的使用技巧 256
7.4 Technology門級原理圖查看器 258
7.4.1 利用Technology原理圖查看器進行層次分析 258
7.4.2 利用Technology原理圖輔助時序分析 262
7.5 小結 265
第8章 編程與配置 266
8.1 Xilinx FPGA的配置模式 266
8.1.1 主動串行模式 267
8.1.2 被動串行模式 270
8.1.3 主動并行模式 271
8.1.4 被動并行模式 272
8.1.5 邊界掃描模式 275
8.1.6 高級配置模式——SPI 277
8.1.7 高級配置模式——BPI 281
8.1.8 高級配置模式——System ACE 283
8.2 Xilinx FPGA器件的配置流程 283
8.3 Xilinx FPGA器件配置的硬件方案 285
8.4 Xilinx器件的配置文件 287
8.5 iMPACT軟件簡介 290
8.6 小結 296
第9章 ChipScope Pro調試設計 297
9.1 ChipScope Pro相關IP核 299
9.2 ChipScope Pro核生成器 302
9.2.1 ICON屬性 303
9.2.2 ILA屬性 304
9.2.3 VIO屬性 307
9.2.4 ATC2屬性 308
9.2.5 ChipScope Pro內核生成器應用實例 311
9.3 ChipScope Pro內核插入器 318
9.4 ChipScope Pro分析儀 328
9.5 利用FPGA Editor修改Chipscope Pro核信號連接 335
9.6 小結 336
第10章 PlanAhead工具應用 337
10.1 PlanAhead開發流程 337
10.2 PlanAhead輸入、輸出文件 338
10.3 用PlanAhead進行RTL代碼開發與分析 340
10.4 應用PlanAhead進行I/O規劃 354
10.5 PlanAhead與時序分析 363
10.6 應用PlanAhead進行布局規劃 368
10.7 PlanAhead與ChipScope 372
10.8 PlanAhead導入導出功能 380
10.9 小結 380
第11章 第三方仿真工具ModelSim 381
11.1 ISE 11.x支持的仿真工具 382
11.2 ModelSim仿真庫的建立 382
11.3 認識ModelSim常用窗口 387
11.4 ModelSim功能仿真 394
11.4.1 基于Verilog的功能仿真 394
11.4.2 基于VHDL的功能仿真 395
11.4.3 基本功能仿真流程 395
11.4.4 ModelSim的項目管理 400
11.4.5 自定義仿真庫 403
11.5 ModelSim時序仿真 405
11.5.1 基于Verilog的時序仿真 405
11.5.2 基于VHDL的時序仿真 406
11.5.3 基本時序仿真流程 407
11.5.4 SDF時序標注文件 409
11.6 ModelSim波形編輯器與仿真 410
11.6.1 用波形編輯器創建激勵的步驟 410
11.6.2 VCD文件 412
11.7 用命令行方式進行仿真 414
11.7.1 常用命令介紹 414
11.7.2 命令行仿真實例 416
11.7.3 ModelSim中的do文件 416
11.8 ISE與ModelSim協同仿真 417
11.9 ModelSim仿真存儲器 420
11.10 VHDL/Verilog混合仿真 425
11.11 仿真結果的存儲 426
11.12 小結 428
第12章 PicoBlaze 8位微控制器 430
12.1 PicoBlaze特性 430
12.2 PicoBlaze硬件基本結構 431
12.2.1 PicoBlaze功能模塊說明 431
12.2.2 PicoBlaze接口信號 432
12.2.3 PicoBlaze指令集 433
12.2.4 PicoBlaze中斷 437
12.2.5 PicoBlaze Scratchpad RAM——暫存器 438
12.2.6 PicoBlaze輸入/輸出端口 440
12.2.7 PicoBlaze指令存儲器配置方式 443
12.3 PicoBlaze性能 445
12.4 PicoBlaze在FPGA設計中的應用 445
12.5 PicoBlaze開發工具 447
12.5.1 KCPSM3開發工具 447
12.5.2 Mediatronix pBlazIDE開發工具 448
12.6 PicoBlaze設計開發包 450
12.7 PicoBlaze設計實例 451
12.8 小結 458
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。