相關商品
商品簡介
名人/編輯推薦
目次
商品簡介
數字邏輯與計算機組成一直以來都是相輔相成不可分割的，本書將二者合二為一，更利於加強讀者對計算機各組成部件的工作原理的理解以及融會貫通，全書主要內容包括：數據在計算機內部的二進制編碼表示；數字邏輯基礎內容；組合邏輯電路；各種時序邏輯處理模塊的基本原理和實現方法；FPGA設計和硬件描述語言的背景知識及其使用；機器指令中涉及的各類基本運算的運算方法以及相應的運算部件；指令系統的設計；CPU的基本功能和基本結構；各類存儲器的工作原理和組織形式；系統互連。
名人/編輯推薦
融合數字邏輯電路和計算機組成原理
目次
前言
第1章 二進制編碼1
1.1 計算機系統概述1
1.1.1 馮·諾依曼結構計算機1
1.1.2 程序的表示與執行3
1.1.3 計算機系統抽象層5
1.2 二進制數的表示6
1.2.1 計算機的外部信息和內部數據6
1.2.2 進位計數制7
1.2.3 二進制數與其他計數制數之間的轉換8
1.3 數值型數據的編碼表示11
1.3.1 定點數的編碼11
1.3.2 整數的表示16
1.3.3 浮點數的表示18
1.3.4 十進制數的二進制編碼表示21
1.4 非數值型數據的編碼表示22
1.4.1 邏輯值的表示22
1.4.2 西文字符的表示22
1.4.3 漢字的表示24
1.5 數據的寬度和存儲24
1.5.1 數據的寬度和單位24
1.5.2 數據的存儲和排列順序26
1.6 本章小結27
習題27
第2章 數字邏輯基礎30
2.1 邏輯門和數字抽象30
2.1.1 邏輯門30
2.1.2 數字抽象32
2.1.3 CMOS晶體管34
2.1.4 CMOS電路電氣特性39
2.2 布爾代數41
2.2.1 公理系統41
2.2.2 定理42
2.3 邏輯關係描述45
2.3.1 邏輯函數45
2.3.2 真值表與波形圖45
2.3.3 邏輯函數的標準表示46
2.4 邏輯函數的化簡與變換48
2.4.1 代數法化簡48
2.4.2 卡諾圖法化簡49
2.4.3 邏輯函數變換52
2.5 本章小結54
習題54
第3章 組合邏輯電路56
3.1 組合邏輯電路概述56
3.1.1 組合邏輯電路構成規則56
3.1.2 邏輯電路圖57
3.1.3 兩級和多級組合邏輯電路59
3.1.4 組合邏輯電路設計59
3.1.5 非法值和高阻態61
3.2 典型組合邏輯部件設計62
3.2.1 譯碼器和編碼器62
3.2.2 多路選擇器和多路分配器65
3.2.3 半加器和全加器67
3.3 組合邏輯電路時序分析68
3.3.1 傳輸延遲和最小延遲68
3.3.2 競爭冒險70
3.4 本章小結70
習題71
第4章 時序邏輯電路74
4.1 時序邏輯電路概述74
4.1.1 時序邏輯與有限狀態機74
4.1.2 時序邏輯電路的基本結構76
4.1.3 時序邏輯電路的定時77
4.2 鎖存器和觸發器77
4.2.1 雙穩態元件77
4.2.2 SR鎖存器78
4.2.3 D鎖存器79
4.2.4 D觸發器79
4.2.5 T觸發器81
4.3 同步時序邏輯設計82
4.3.1 同步時序邏輯設計步驟82
4.3.2 狀態圖/狀態表設計83
4.3.3 狀態化簡和狀態編碼86
4.3.4 電路設計和分析88
4.4 典型時序邏輯部件設計92
4.4.1 計數器92
4.4.2 寄存器和寄存器堆95
4.4.3 移位寄存器97
4.5 本章小結100
習題100
第5章 FPGA設計和硬件描述語言103
5.1 可編程邏輯器件和FPGA設計103
5.1.1 可編程邏輯器件103
5.1.2 存儲器陣列106
5.1.3 FPGA設計概述109
5.1.4 專用集成電路110
5.2 HDL概述111
5.2.1 VHDL和Verilog HDL111
5.2.2 基於HDL的數字電路設計流程112
5.3 Verilog語言簡介116
5.3.1 模塊、端口和實例化116
5.3.2 標識符、常量和注釋117
5.3.3 數據類型118
5.3.4 運算符及其優先級121
5.4 Verilog的建模方式125
5.4.1 三種建模方式125
5.4.2 行為建模中的過程語句129
5.5 Verilog代碼實例136
5.5.1 組合邏輯代碼實例136
5.5.2 時序邏輯代碼實例137
5.6 本章小結139
習題140
第6章 運算方法和運算部件143
6.1 基本運算部件143
6.1.1 串行進位加法器143
6.1.2 並行進位加法器145
6.1.3 帶標誌加法器147
6.1.4 算術邏輯部件149
6.2 定點數運算150
6.2.1 補碼加減運算150
6.2.2 原碼加減運算152
6.2.3 移碼加減運算153
6.2.4 原碼乘法運算153
6.2.5 補碼乘法運算158
6.2.6 快速乘法器160
6.2.7 原碼除法運算163
6.2.8 補碼除法運算168
6.3 浮點數運算170
6.3.1 浮點數加減運算171
6.3.2 浮點數乘除運算176
6.4 本章小結179
習題179
第7章 指令系統182
7.1 指令系統概述182
7.2 指令系統設計183
7.2.1 操作數和尋址方式183
7.2.2 操作類型和操作碼編碼186
7.2.3 標誌信息的生成與使用188
7.2.4 指令系統風格190
7.2.5 異常和中斷處理192
7.3 指令系統實例：RISC-V架構193
7.3.1 RISC-V指令系統概述194
7.3.2 RISC-V指令參考卡196
7.3.3 基礎整數指令集199
7.3.4 可選擴展指令集204
7.4 本章小結206
習題207
第8章 中央處理器212
8.1 CPU概述212
8.1.1 CPU的基本功能212
8.1.2 CPU的基本組成213
8.1.3 數據通路與時序控制215
8.1.4 計算機性能與CPU時間216
8.2 單週期CPU設計218
8.2.1 指令功能的描述219
8.2.2 單週期數據通路的設計220
8.2.3 控制器的設計231
8.2.4 時鐘週期的確定239
8.3 多週期CPU設計240
8.3.1 多週期數據通路的設計240
8.3.2 硬連線控制器設計244
8.3.3 微程序控制器設計246
8.3.4 帶異常處理的CPU設計247
8.4 流水線CPU設計251
8.4.1 流水線CPU概述251
8.4.2 指令的流水段分析252
8.4.3 流水線數據通路的設計255
8.4.4 流水線控制器的設計259
8.5 流水線冒險及其處理261
8.5.1 結構冒險261
8.5.2 數據冒險262
8.5.3 控制冒險266
8.6 高級流水線技術271
8.6.1 靜態多發射處理器272
8.6.2 動態多發射處理器275
8.7 本章小結277
習題278
第9章 存儲器層次結構282
第1章 二進制編碼1
1.1 計算機系統概述1
1.1.1 馮·諾依曼結構計算機1
1.1.2 程序的表示與執行3
1.1.3 計算機系統抽象層5
1.2 二進制數的表示6
1.2.1 計算機的外部信息和內部數據6
1.2.2 進位計數制7
1.2.3 二進制數與其他計數制數之間的轉換8
1.3 數值型數據的編碼表示11
1.3.1 定點數的編碼11
1.3.2 整數的表示16
1.3.3 浮點數的表示18
1.3.4 十進制數的二進制編碼表示21
1.4 非數值型數據的編碼表示22
1.4.1 邏輯值的表示22
1.4.2 西文字符的表示22
1.4.3 漢字的表示24
1.5 數據的寬度和存儲24
1.5.1 數據的寬度和單位24
1.5.2 數據的存儲和排列順序26
1.6 本章小結27
習題27
第2章 數字邏輯基礎30
2.1 邏輯門和數字抽象30
2.1.1 邏輯門30
2.1.2 數字抽象32
2.1.3 CMOS晶體管34
2.1.4 CMOS電路電氣特性39
2.2 布爾代數41
2.2.1 公理系統41
2.2.2 定理42
2.3 邏輯關係描述45
2.3.1 邏輯函數45
2.3.2 真值表與波形圖45
2.3.3 邏輯函數的標準表示46
2.4 邏輯函數的化簡與變換48
2.4.1 代數法化簡48
2.4.2 卡諾圖法化簡49
2.4.3 邏輯函數變換52
2.5 本章小結54
習題54
第3章 組合邏輯電路56
3.1 組合邏輯電路概述56
3.1.1 組合邏輯電路構成規則56
3.1.2 邏輯電路圖57
3.1.3 兩級和多級組合邏輯電路59
3.1.4 組合邏輯電路設計59
3.1.5 非法值和高阻態61
3.2 典型組合邏輯部件設計62
3.2.1 譯碼器和編碼器62
3.2.2 多路選擇器和多路分配器65
3.2.3 半加器和全加器67
3.3 組合邏輯電路時序分析68
3.3.1 傳輸延遲和最小延遲68
3.3.2 競爭冒險70
3.4 本章小結70
習題71
第4章 時序邏輯電路74
4.1 時序邏輯電路概述74
4.1.1 時序邏輯與有限狀態機74
4.1.2 時序邏輯電路的基本結構76
4.1.3 時序邏輯電路的定時77
4.2 鎖存器和觸發器77
4.2.1 雙穩態元件77
4.2.2 SR鎖存器78
4.2.3 D鎖存器79
4.2.4 D觸發器79
4.2.5 T觸發器81
4.3 同步時序邏輯設計82
4.3.1 同步時序邏輯設計步驟82
4.3.2 狀態圖/狀態表設計83
4.3.3 狀態化簡和狀態編碼86
4.3.4 電路設計和分析88
4.4 典型時序邏輯部件設計92
4.4.1 計數器92
4.4.2 寄存器和寄存器堆95
4.4.3 移位寄存器97
4.5 本章小結100
習題100
第5章 FPGA設計和硬件描述語言103
5.1 可編程邏輯器件和FPGA設計103
5.1.1 可編程邏輯器件103
5.1.2 存儲器陣列106
5.1.3 FPGA設計概述109
5.1.4 專用集成電路110
5.2 HDL概述111
5.2.1 VHDL和Verilog HDL111
5.2.2 基於HDL的數字電路設計流程112
5.3 Verilog語言簡介116
5.3.1 模塊、端口和實例化116
5.3.2 標識符、常量和注釋117
5.3.3 數據類型118
5.3.4 運算符及其優先級121
5.4 Verilog的建模方式125
5.4.1 三種建模方式125
5.4.2 行為建模中的過程語句129
5.5 Verilog代碼實例136
5.5.1 組合邏輯代碼實例136
5.5.2 時序邏輯代碼實例137
5.6 本章小結139
習題140
第6章 運算方法和運算部件143
6.1 基本運算部件143
6.1.1 串行進位加法器143
6.1.2 並行進位加法器145
6.1.3 帶標誌加法器147
6.1.4 算術邏輯部件149
6.2 定點數運算150
6.2.1 補碼加減運算150
6.2.2 原碼加減運算152
6.2.3 移碼加減運算153
6.2.4 原碼乘法運算153
6.2.5 補碼乘法運算158
6.2.6 快速乘法器160
6.2.7 原碼除法運算163
6.2.8 補碼除法運算168
6.3 浮點數運算170
6.3.1 浮點數加減運算171
6.3.2 浮點數乘除運算176
6.4 本章小結179
習題179
第7章 指令系統182
7.1 指令系統概述182
7.2 指令系統設計183
7.2.1 操作數和尋址方式183
7.2.2 操作類型和操作碼編碼186
7.2.3 標誌信息的生成與使用188
7.2.4 指令系統風格190
7.2.5 異常和中斷處理192
7.3 指令系統實例：RISC-V架構193
7.3.1 RISC-V指令系統概述194
7.3.2 RISC-V指令參考卡196
7.3.3 基礎整數指令集199
7.3.4 可選擴展指令集204
7.4 本章小結206
習題207
第8章 中央處理器212
8.1 CPU概述212
8.1.1 CPU的基本功能212
8.1.2 CPU的基本組成213
8.1.3 數據通路與時序控制215
8.1.4 計算機性能與CPU時間216
8.2 單週期CPU設計218
8.2.1 指令功能的描述219
8.2.2 單週期數據通路的設計220
8.2.3 控制器的設計231
8.2.4 時鐘週期的確定239
8.3 多週期CPU設計240
8.3.1 多週期數據通路的設計240
8.3.2 硬連線控制器設計244
8.3.3 微程序控制器設計246
8.3.4 帶異常處理的CPU設計247
8.4 流水線CPU設計251
8.4.1 流水線CPU概述251
8.4.2 指令的流水段分析252
8.4.3 流水線數據通路的設計255
8.4.4 流水線控制器的設計259
8.5 流水線冒險及其處理261
8.5.1 結構冒險261
8.5.2 數據冒險262
8.5.3 控制冒險266
8.6 高級流水線技術271
8.6.1 靜態多發射處理器272
8.6.2 動態多發射處理器275
8.7 本章小結277
習題278
第9章 存儲器層次結構282
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。