EDA技術入門與提高-第二版（簡體書）

《EDA技術入門與提高(第2版)》通過大量實例系統地介紹了應用EDA技術進行FPGA/CPLD件的數字電路系統仿真設計的方法和技巧。本書的主要內容包括EDA技術概述、可編程邏輯器件、Quartus Ⅱ 7.2簡介、圖形輸入設計方法、文本輸入設計方法、VHDL入門、常見邏輯單元的VHDL描述、有限狀態機設計、VHDL設計實例、設計中的常見問題及FPGA/CPLD器件的硬件連接等。
本書內容全面、敘述清晰，既可作為學習EDA技術應用韻基礎教材，也可作為電子類工程技術人員的參考書。

第1章 EDA技術概述
1.1 EDA技術的發展歷程
1.2 應用EDA技術的設計特點
1.3 EDA工具軟件結構

第2章 可編程邏輯器件
2.1 可編程邏輯器件概述
2.2 Altera公司的可編程邏輯器件
2.2.1 MAX系列器件
2.2.2 FLEX系列器件
2.2.3 Cyclone系列器件
2.2.4 ACEXlK系列器件
2.2.5 StratixTM系列器件
2.2.6 AtriarM GX系列器件
2.2.7 Excalibur TM系列器件
2.3 其他可編程邏輯器件
2.3.1 XⅡinx公司的器件產品
2.3.2 Lattice公司的器件產品

第3章 Quartus Ⅱ7.2簡介
3.1 Quartus Ⅱ7.2的設計步驟
3.2 Quartus Ⅱ7.2的安裝
3.2.1 Quartus Ⅱ7.2的版本分類
3.2.2 Quartus Ⅱ7.2的安裝要求
3.2.3 Quartus Ⅱ7.2的安裝過程
3.2.4 第一次運行Quartus Ⅱ7.2
3.3 Quartus Ⅱ7.2的結構和工作環境
3.3.1 Quartus Ⅱ7.2的結構
3.3.2 Quartus Ⅱ7.2的工作環境

第4章 圖形輸入設計方法
4.1 4位加法器設計實例
4.1.1 4位加法器邏輯設計
4.1.2 半加器模塊設計過程
4.1.3 全加器模塊設計過程
4.1.4 4位加法器的設計過程
4.2 宏功能模塊及其使用
4.2.1 時序電路宏模塊
4.2.2 運算電路宏模塊
4.2.3 2位十進制數字位移測量儀設計實例
4.3 LPM宏模塊及其使用
4.3.1 參數化時序單元宏模塊
4.3.2 參數化運算單元宏模塊
4.3.3 參數化存儲器宏模塊
4.3.4 其他模塊
4.3.5 參數化宏模塊的使用方法

第5章 文本輸入設計方法
5.1 文本輸入界面
5.2 用VHDL實現8位加法器設計

第6章 VHDL入門
6.1 VHDL的結構
6.1.1 實體
6.1.2 結構體
6.1.3 VHDL庫
6.1.4 VHDL程序包
6.1.5 配置
6.2 VHDL的詞法元素
6.2.1 分界符
6.2.2 標識符
6.2.3 注釋
6.2.4 字符文字
6.3 VHDL的數據對象
6.4 VHDL的數據類型
6.4.1 VHDL標準程序包STANDARD中定義的數據類型
6.4.2 用戶定義的數據類型
6.4.3 IEEE預定義標準邏輯位與矢量
6.4.4 VHDL的類型轉換
6.5 VHDL的操作符
6.5.1 邏輯（LOGICAL）操作符
6.5.2 算術（ARITHMETIC）操作符
6.5.3 關係(RELATIONAL)操作符
6.5.4 并置(CONCATENATION)操作符
6.5.5 操作符的優先級
6.6 VHDL的語法基礎
6.6.1 並行語句
6.6.2 順序語句

第7章 常見邏輯單元的VHDL描述
7.1 組合邏輯單元的VHDL描述
7.1.1 基本邏輯門的VHDL描述
7.1.2 編碼器、譯碼器和多路選通器的VHDL描述
7.1.3 加法器和求補器的VHDL描述
7.1.4 三態門及總線緩沖器
7.2 時序電路的VHDL描述
7.2.1 時鐘信號和復位信號
7.2.2 觸發器
7.2.3 寄存器
7.2.4 計數器
7.3 存儲器的VHDL描述
7.3.1 存儲器的數據初始化
7.3.2 ROM(只讀存儲器)的VHDL描述
7.3.3 RAM(隨機存儲器)的VHDL描述
7.3.4 先進先出(FIFO)堆棧的VHDL描述

第8章 有限狀態機設計
8.1 有限狀態機的優點及轉移圖描述
8.1.1 有限狀態機的優點
8.1.2 有限狀態機的轉移圖描述
8.2 有限狀態機的VHI)L描述
82.1 狀態說明
8.2.2 主控時序進程
8.2.3 主控組合進程
8.2.4 輔助進程
8.3 有限狀態機編碼
8.3.1 狀態位直接輸出型編碼
8.3.2 順序編碼
8.3.3 一位熱碼編碼(OneHotEncoding)
8.4 有限狀態機剩余狀態碼的處理
8.5 有限狀態機設計實例

第9章 VHDL設計實例
9.1 SPI接口的VHDL實現
9.1.1 SPI接口介紹
9.1.2 移位寄存器編程
9.1.3 SPI主從選擇模塊編程
9.1.4 時鐘信號發生模塊
9.1.5 SH接口控制管理模塊
9.1.6 頂層設計VHDL描述
9.2 LJRAT接口的VHDL實現
9.2.1 LJART接口介紹
9.2.2 LJART頂層的模塊劃分和VHDL描述
9.2.3 波特率發生模塊分析與VHDI.描述
9.2.4 LJART發送模塊程序與仿真
9.2.5 UART接收模塊分析及其VHDL描述
9.3 ASK調制解調器的VHDL實現
9.3.1 ASK調制器的VHDL描述
9.3.2 ASK解調器的VHDL描述

第10章 設計中的常見問題
10.1 信號毛刺的產生及消除
10.1.1 信號毛刺的產生
10.1.2 信號毛刺的解決方法
10.2 時鐘問題
10.2.1 信號的建立和保持時間
10.2.2 全局時鐘
10.2.3 門控時鐘
10.2.4 多時鐘系統
10.3 復位和清零信號

第11章 FPGA／CPLD器件的硬件連接
11.1 編程工藝及方式介紹
11.2 ByteBlaster下載電纜
11.3 JTAG方式編程和配置
11.4 Ps配置力式
11.5 使用專用配置器件配置FPGA
參考文獻

第12章 FPGA/CPLD器件的硬件連接
參考文獻