相關商品
商品簡介
目次
商品簡介
本書介紹了一種能夠在FPGA芯片中同時獲得數據傳送速度快和數據處理能力強兩個優點的設計方案——在片可編程系統(System On Programmable Chip，SOPC)解決方案。該方案通過在FPGA芯片中置人一個軟核處理器系統(NiosⅡ軟核處理器系統)來增強對信號的處理能力。
本書系統地描述了NiosⅡ軟核處理器系統的開發知識。內容包括Altera公司FPGA芯片的介紹、可編程邏輯器件開發軟件QuartusⅡ的使用、硬件描述語言VHDL的簡介、NiosⅡ軟核處理器系統創建工具SOPCBuilder和NiosⅡ集成開發環境(NiosⅡIDE)的使用。書中還包括了大量的基礎實驗和應用系統的設計實例，能夠幫助讀者更快、更容易地掌握及應用這門技術。
本書適合從事Altera公司FPGA芯片開發設計的研究生和本科高年級學生使用，也適合從事該方面工作的工程師使用。
本書系統地描述了NiosⅡ軟核處理器系統的開發知識。內容包括Altera公司FPGA芯片的介紹、可編程邏輯器件開發軟件QuartusⅡ的使用、硬件描述語言VHDL的簡介、NiosⅡ軟核處理器系統創建工具SOPCBuilder和NiosⅡ集成開發環境(NiosⅡIDE)的使用。書中還包括了大量的基礎實驗和應用系統的設計實例，能夠幫助讀者更快、更容易地掌握及應用這門技術。
本書適合從事Altera公司FPGA芯片開發設計的研究生和本科高年級學生使用，也適合從事該方面工作的工程師使用。
目次
第1章 引言
1.1 數字集成電路的分類
1.1.1 標準邏輯器件
1.1.2 微處理器
1.1.3 可編程邏輯器件
1.2 NiosⅡ軟核處理器
1.2.1 NiosⅡ軟核處理器系統簡介
1.2.2 可配置軟核處理器的優點
第2章 現場可編程門陣列器件
2.1 可編程邏輯器件概述
2.2 可編程邏輯器件的發展歷程
2.2.1 簡單PLD的基本結構
2.2.2 FPGA的基本結構
2.3 Altera公司CycloneⅡ器件的工作原理
2.4 CycloneⅡ系列器件的主要技術指標
2.5 小結
第3章 QuartusⅡ開發軟件的使用
3.1 簡介
3.2 創建工程
3.3 設計輸入
3.3.1 建立文本設計文件
3.3.2 建立圖形設計文件
3.3.3 層次化設計
3.4 設計的編譯
3.5 設計的仿真驗證
3.5.1 創建仿真波形文件
3.5.2 設計仿真
3.6 引腳分配
3.7 器件配置
3.8 小結
第4章 VHDL語言基礎
4.1 VHDL的歷史
4.2 VHDL的程序結構
4.2.1 VHDL程序的基本結構
4.2.2 實體
4.2.3 結構體
4.2.4 包集
4.2.5 庫
4.3 VHDL的語言元素
4.3.1 標識符
4.3.2 對象類別與定義
4.3.3 數據類型
4.3.4 運算符
4.4 並行語句
4.4.1 並行信號賦值語句
4.4.2 進程語句
4.5 順序語句
4.5.1 順序信號賦值語句
4.5.2 條件(IF)語句
4.5.3 選擇(CASE)語句
4.5.4 循環(LOOP)語句
4.5.5 空操作(NULL)語句
4.6 小結
第5章 NiosⅡ軟核處理器系統的開發過程
5.1 概述
5.2 配置NiosⅡ軟核處理器系統
5.2.1 創建NiosⅡ軟核處理器系統
5.2.2 配置NiosⅡ軟核處理器系統
5.3 產生NiosⅡ軟核處理器系統
5.3.1 產生NiosⅡ軟核處理器系統模塊
5.3.2 NiosⅡ軟核處理器系統的產生
5.4 創建NiosⅡIDE環境下的應用工程
5.4.1 NiosⅡIDE工程創建
5.4.2 C語言源文件的編輯
5.4.3 C語言源文件的編譯
5.5 C語言源程序的調試
5.5.1 在目標電路板上運行程序
5.5.2 在目標電路板上調試程序
5.5.3 配置目標FPGA器件
5.6 小結
第6章 NiosⅡ軟核處理器——程序運行時間的測量
6.1 NiosⅡ軟核處理器的結構
6.2 NiosⅡ軟核處理器
6.2.1 “Core NiosⅡ”選項卡
6.2.2 “Caches and Memory Interfaces”選項卡
6.2.3 “Advanced Features”選項卡
6.2.4 “JTAG Debug Module”選項卡
6.2.5 “Custom Instructions”選項卡
6.3 程序運行時間的測量
6.3.1 程序運行時間的測量方法
6.3.2 Nios Ⅱ軟核處理器對程序運行時間的影響
6.4 浮點專用指令的使用
6.4.1 浮點專用指令的添加
6.4.2 浮點專用指令測試程序
6.4.3 浮點專用指令測試結果
6.5 小結
第7章 8段數碼管顯示電路——並行輸入/輸出(PIO)內核的使用
7.1 8段數碼管
7.2 並行輸入/輸出(PIO)內核
7.2.1 並行輸入/輸出(PIO)內核的寄存器
7.2.2 並行輸入/輸出(PIO)內核的配置
7.2.3 C語言編程
7.3 1位數碼管的顯示實驗
7.3.1 產生數碼管的顯示控制電路
7.3.2 數碼管顯示控制程序
7.3.3 目標芯片的配置
7.4 多位數碼管顯示實驗
7.4.1 多位數碼管顯示控制電路
7.4.2 4位數碼管顯示驅動函數
7.4.3 4位數據的分離
7.5 小結
第8章 按鍵電路——中斷的應用
8.1 按鍵電路
8.2 並行輸入/輸出(PIO)內核的中斷
8.2.1 並行輸入/輸出(PIO)內核涉及中斷的相關寄存器
8.2.2 並行輸入/輸出(PIO)內核中斷的配置
8.2.3 C語言編程
8.3 NiosⅡ處理器的中斷
8.3.1 異常
8.3.2 C語言編程
8.4 1位按鍵電路的實驗
8.4.1 產生按鍵的控制電路
8.4.2 1位按鍵控制程序
8.4.3 數據類型
8.4.4 alt_main()和main()的區別
8.5 4位按鍵電路的實驗
8.5.1 4位按鍵控制電路
8.5.2 4位按鍵控制程序
8.6 小結
第9章 Flash的編程——EPCS控制器、CFI 控制器的使用
9.1 EPCS控制器
9.1.1 EPCS控制器概述
9.1.2 EPCS控制器配置
9.2 CFI控制器
9.2.1 CFI控制器概述
9.2.2 CFI控制器配置選項
9.2.3 CFI控制器C語言編程
9.3 Flash的編程實例
9.3.1 硬件系統的SOPC設計——從EPCS引導程序方式
9.3.2 系統軟件設計——從EPCS引導程序方式
9.3.3 從CFI_FLASH引導程序方式
9.4 小結
第10章 時鐘信號的產生與測量——定時器(Interval Timer)內核的使用
10.1 定時器內核
10.1.1 定時器內核的組成
10.1.2 定時器內核的寄存器
10.1.3 定時器(Interval Timer)內核的配置
10.1.4 C語言編程
10.2 時鐘信號產生實驗
10.2.1 時鐘信號產生電路
10.2.2 時鐘信號產生電路控制程序
10.3 定時器(Interval Timer)內核的中斷實驗
10.4 信號的周期測量
10.4.1 信號周期測量電路
10.4.2 周期測量控制程序
10.5 “看門狗”電路實驗
10.5.1 “看門狗”電路
10.5.2 “看門狗”電路控制程序
10.6 小結
第11章 LCD12864液晶模塊的驅動設計——SDRAM控制器內核的使用
11.1 LCD12864液晶模塊簡介
11.2 SDRAM控制器內核
11.2.1 概述
11.2.2 SDRAM控制器內核的配置選項
11.2.3 時鐘、PLL和時序
11.2.4 SDRAM內核的C語言編程
11.3 LCD12864模塊的驅動實例
11.3.1 LCD12864模塊接口電路
11.3.2 硬件系統的SOPC設計
11.3.3 系統軟件設計
11.4 小結
第12章 JTAG UART通信——JTAG UART內核的使用
12.1 JTAG UART內核
12.1.1 JTAG UART內核概述
12.1.2 JTAG UART內核配置選項
12.1.3 JTAG UART內核的C語言編程
12.2 JTAG UART通信實例
12.2.1 硬件系統的SOPC設計
12.2.2 系統軟件設計
12.3 小結
第13章 SD卡讀寫控制設計——SPI內核的使用
13.1 SD卡簡介
13.2 SPI內核
13.2.1 SPI內核綜述
13.2.2 SPI內核配置選項
13.2.3 SPI的C語言編程
13.3 SD卡讀寫實例
13.3.1 SD卡與FPGA接口電路
13.3.2 硬件系統的SOPC設計
13.3.3 系統軟件設計
13.4 小結
第14章 數字信號頻率測量電路的設計
14.1 頻率測量原理和電路設計要求
14.2 頻率測量電路的系統設計
14.3 頻率測量電路的單元電路設計
14.3.1 計數器電路
14.3.2 計數器控制電路
14.3.3 NiosⅡ軟核處理器系統
14.4 頻率測量電路的系統調試
14.4.1 系統集成
14.4.2 測試方案和使用儀器
14.4.3 測量數據及數據分析
14.5 設計總結
第15章 信號頻譜分析電路的設計
15.1 頻譜的概念
15.2 離散傅里葉變換
15.3 信號頻譜分析電路的系統設計
15.4 信號頻譜分析電路的單元電路設計
15.4.1 頻譜分析模塊
15.4.2 采樣速率控制電路
15.5 信號頻譜分析電路的系統調試
15.5.1 系統集成
15.5.2 信號頻譜分析程序框圖
15.5.3 系統測量和數據分析
15.6 設計總結
參考文獻
1.1 數字集成電路的分類
1.1.1 標準邏輯器件
1.1.2 微處理器
1.1.3 可編程邏輯器件
1.2 NiosⅡ軟核處理器
1.2.1 NiosⅡ軟核處理器系統簡介
1.2.2 可配置軟核處理器的優點
第2章 現場可編程門陣列器件
2.1 可編程邏輯器件概述
2.2 可編程邏輯器件的發展歷程
2.2.1 簡單PLD的基本結構
2.2.2 FPGA的基本結構
2.3 Altera公司CycloneⅡ器件的工作原理
2.4 CycloneⅡ系列器件的主要技術指標
2.5 小結
第3章 QuartusⅡ開發軟件的使用
3.1 簡介
3.2 創建工程
3.3 設計輸入
3.3.1 建立文本設計文件
3.3.2 建立圖形設計文件
3.3.3 層次化設計
3.4 設計的編譯
3.5 設計的仿真驗證
3.5.1 創建仿真波形文件
3.5.2 設計仿真
3.6 引腳分配
3.7 器件配置
3.8 小結
第4章 VHDL語言基礎
4.1 VHDL的歷史
4.2 VHDL的程序結構
4.2.1 VHDL程序的基本結構
4.2.2 實體
4.2.3 結構體
4.2.4 包集
4.2.5 庫
4.3 VHDL的語言元素
4.3.1 標識符
4.3.2 對象類別與定義
4.3.3 數據類型
4.3.4 運算符
4.4 並行語句
4.4.1 並行信號賦值語句
4.4.2 進程語句
4.5 順序語句
4.5.1 順序信號賦值語句
4.5.2 條件(IF)語句
4.5.3 選擇(CASE)語句
4.5.4 循環(LOOP)語句
4.5.5 空操作(NULL)語句
4.6 小結
第5章 NiosⅡ軟核處理器系統的開發過程
5.1 概述
5.2 配置NiosⅡ軟核處理器系統
5.2.1 創建NiosⅡ軟核處理器系統
5.2.2 配置NiosⅡ軟核處理器系統
5.3 產生NiosⅡ軟核處理器系統
5.3.1 產生NiosⅡ軟核處理器系統模塊
5.3.2 NiosⅡ軟核處理器系統的產生
5.4 創建NiosⅡIDE環境下的應用工程
5.4.1 NiosⅡIDE工程創建
5.4.2 C語言源文件的編輯
5.4.3 C語言源文件的編譯
5.5 C語言源程序的調試
5.5.1 在目標電路板上運行程序
5.5.2 在目標電路板上調試程序
5.5.3 配置目標FPGA器件
5.6 小結
第6章 NiosⅡ軟核處理器——程序運行時間的測量
6.1 NiosⅡ軟核處理器的結構
6.2 NiosⅡ軟核處理器
6.2.1 “Core NiosⅡ”選項卡
6.2.2 “Caches and Memory Interfaces”選項卡
6.2.3 “Advanced Features”選項卡
6.2.4 “JTAG Debug Module”選項卡
6.2.5 “Custom Instructions”選項卡
6.3 程序運行時間的測量
6.3.1 程序運行時間的測量方法
6.3.2 Nios Ⅱ軟核處理器對程序運行時間的影響
6.4 浮點專用指令的使用
6.4.1 浮點專用指令的添加
6.4.2 浮點專用指令測試程序
6.4.3 浮點專用指令測試結果
6.5 小結
第7章 8段數碼管顯示電路——並行輸入/輸出(PIO)內核的使用
7.1 8段數碼管
7.2 並行輸入/輸出(PIO)內核
7.2.1 並行輸入/輸出(PIO)內核的寄存器
7.2.2 並行輸入/輸出(PIO)內核的配置
7.2.3 C語言編程
7.3 1位數碼管的顯示實驗
7.3.1 產生數碼管的顯示控制電路
7.3.2 數碼管顯示控制程序
7.3.3 目標芯片的配置
7.4 多位數碼管顯示實驗
7.4.1 多位數碼管顯示控制電路
7.4.2 4位數碼管顯示驅動函數
7.4.3 4位數據的分離
7.5 小結
第8章 按鍵電路——中斷的應用
8.1 按鍵電路
8.2 並行輸入/輸出(PIO)內核的中斷
8.2.1 並行輸入/輸出(PIO)內核涉及中斷的相關寄存器
8.2.2 並行輸入/輸出(PIO)內核中斷的配置
8.2.3 C語言編程
8.3 NiosⅡ處理器的中斷
8.3.1 異常
8.3.2 C語言編程
8.4 1位按鍵電路的實驗
8.4.1 產生按鍵的控制電路
8.4.2 1位按鍵控制程序
8.4.3 數據類型
8.4.4 alt_main()和main()的區別
8.5 4位按鍵電路的實驗
8.5.1 4位按鍵控制電路
8.5.2 4位按鍵控制程序
8.6 小結
第9章 Flash的編程——EPCS控制器、CFI 控制器的使用
9.1 EPCS控制器
9.1.1 EPCS控制器概述
9.1.2 EPCS控制器配置
9.2 CFI控制器
9.2.1 CFI控制器概述
9.2.2 CFI控制器配置選項
9.2.3 CFI控制器C語言編程
9.3 Flash的編程實例
9.3.1 硬件系統的SOPC設計——從EPCS引導程序方式
9.3.2 系統軟件設計——從EPCS引導程序方式
9.3.3 從CFI_FLASH引導程序方式
9.4 小結
第10章 時鐘信號的產生與測量——定時器(Interval Timer)內核的使用
10.1 定時器內核
10.1.1 定時器內核的組成
10.1.2 定時器內核的寄存器
10.1.3 定時器(Interval Timer)內核的配置
10.1.4 C語言編程
10.2 時鐘信號產生實驗
10.2.1 時鐘信號產生電路
10.2.2 時鐘信號產生電路控制程序
10.3 定時器(Interval Timer)內核的中斷實驗
10.4 信號的周期測量
10.4.1 信號周期測量電路
10.4.2 周期測量控制程序
10.5 “看門狗”電路實驗
10.5.1 “看門狗”電路
10.5.2 “看門狗”電路控制程序
10.6 小結
第11章 LCD12864液晶模塊的驅動設計——SDRAM控制器內核的使用
11.1 LCD12864液晶模塊簡介
11.2 SDRAM控制器內核
11.2.1 概述
11.2.2 SDRAM控制器內核的配置選項
11.2.3 時鐘、PLL和時序
11.2.4 SDRAM內核的C語言編程
11.3 LCD12864模塊的驅動實例
11.3.1 LCD12864模塊接口電路
11.3.2 硬件系統的SOPC設計
11.3.3 系統軟件設計
11.4 小結
第12章 JTAG UART通信——JTAG UART內核的使用
12.1 JTAG UART內核
12.1.1 JTAG UART內核概述
12.1.2 JTAG UART內核配置選項
12.1.3 JTAG UART內核的C語言編程
12.2 JTAG UART通信實例
12.2.1 硬件系統的SOPC設計
12.2.2 系統軟件設計
12.3 小結
第13章 SD卡讀寫控制設計——SPI內核的使用
13.1 SD卡簡介
13.2 SPI內核
13.2.1 SPI內核綜述
13.2.2 SPI內核配置選項
13.2.3 SPI的C語言編程
13.3 SD卡讀寫實例
13.3.1 SD卡與FPGA接口電路
13.3.2 硬件系統的SOPC設計
13.3.3 系統軟件設計
13.4 小結
第14章 數字信號頻率測量電路的設計
14.1 頻率測量原理和電路設計要求
14.2 頻率測量電路的系統設計
14.3 頻率測量電路的單元電路設計
14.3.1 計數器電路
14.3.2 計數器控制電路
14.3.3 NiosⅡ軟核處理器系統
14.4 頻率測量電路的系統調試
14.4.1 系統集成
14.4.2 測試方案和使用儀器
14.4.3 測量數據及數據分析
14.5 設計總結
第15章 信號頻譜分析電路的設計
15.1 頻譜的概念
15.2 離散傅里葉變換
15.3 信號頻譜分析電路的系統設計
15.4 信號頻譜分析電路的單元電路設計
15.4.1 頻譜分析模塊
15.4.2 采樣速率控制電路
15.5 信號頻譜分析電路的系統調試
15.5.1 系統集成
15.5.2 信號頻譜分析程序框圖
15.5.3 系統測量和數據分析
15.6 設計總結
參考文獻
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。