DSP技術原理及應用教程(第3版)（簡體書）

《普通高校“十二五”規劃教材：DSP技術原理及應用教程（第3版）》介紹了數字信號處理器技術的發展、特點和種類，介紹TMS320系列DSP中的C2000、c5000、C6000及C5000+RISC系列的主要性能指標和硬件結構組成。其中圍繞TMS320C54x DSP芯片，詳細介紹了數字信號處理器的基本概念、內部結構、工作原理、指令系統、系統開發、各種硬件接口電路設計和常用數據／信號處理算法的實現方法，並給出了應用實例。
《普通高校“十二五”規劃教材：DSP技術原理及應用教程（第3版）》的突出特點是內容全面，詳略得當，實用性強，適用於高等院校電類專業本科生和研究生教材，也可供相關DSP技術開發人員參考。．

索引
參考文獻．

《普通高校"十二五"規劃教材:DSP技術原理及應用教程(第3版)》的突出特點是內容全面，詳略得當，實用性強，適用于高等院校電類專業本科生和研究生教材，也可供相關DSP技術開發人員參考。

第1章 緒論
1．1 數字信號處理
1．2 數字信號處理器
1．2．1 DSP芯片的特點
1．2．2 DSP芯片的分類及選擇
1．3 定點DSP的數據格式
1．4 DSP芯片的發展及應用
1．4．1 DSP芯片的發展
1．4．2 DSP芯片的應用
1．5 TMS320系列DSP發展概述
1．5．1 TMS320C2000系列簡介
1．5．2 TMS320C5000系列簡介
1．5．3 TMS320C6000系列簡介
1．5．4 TMS320C5000DSP+RISC
1．5．5 TI公司的其他DSP芯片簡介
習題

第2章 TMS320C54x的結構原理
2．1 TMS320C54x的內部結構及主要特性
2．1．1 TMS320C54x的內部結構
2．1．2 TMS320C54x的主要特性
2．2 總線結構
2．3 存儲系統
2．3．1 存儲器空間
2．3．2 程序存儲器
2．3．3 數據存儲器
2．3．4 110空間
2．4 中央處理單元（CPU）
2．4．1 CPU狀態和控制寄存器
2．4．2 算術邏輯單元（ALU）
2．4．3 累加器A和B
2．4．4 桶形移位器
2．4．5 乘法器／加法器單元
2．4．6 比較、選擇和存儲單元
2．4．7 指數編碼器
2．4．8 地址發生器
2．5 片內外設
2．5．1 通用I/O口
2．5．2 定時器
2．5．3 時鐘發生器
2．5．4 軟件可編程等待狀態發生器
2．5．5 存儲器組切換邏輯
2．5．6 HPI接口
2．5．7 串行接口
2．5．8 JTAG接口
2．6 中斷系統
2．6．1 中斷系統概述
2．6．2 中斷標誌寄存器（IFR）及中斷屏蔽寄存器（IMR）
2．6．3 接收應答中斷請求及中斷處理
2．6．4 重新映射中斷向量地址
2．7 流水線結構
習題

第3章 TMS320C54x硬件系統設計
3．1 TMS320C54x硬件系統組成部分
3．2 TMS320C54x的時鐘及複位電路設計
3．2．1 時鐘電路設計
3．2．2 複位電路設計
3．3 供電系統設計
3．4 外部存儲器和I/O擴展設計
3．4．1 外擴數據存儲器電路設計
3．4．2 外擴程序存儲器電路設計
3．4．3 110（輸入／輸出接口）擴展電路設計
3．5 A/D和D/A接口設計
3．6 3．3 V和5V混合邏輯設計
3．7 JTAG在線仿真調試接口電路設計
習題

第4章 TMS320C54x指令系統
4．1 指令系統概述
4．2 彙編源程序格式
4．2．1 彙編源程序語句格式
4．2．2 匯編語言常量
4．2．3 字符串
……
第5章 TMS320C54x的軟件開發與設計
第6章 匯編語言程序設計
第7章 TMS320C54x的開發應用
第8章 DSP集成開發環境CCS及其使用
第9章 DSP技術原理及開發基礎實驗
附錄A TMS320C54x指令表
附錄B TMS320系列產品命名
附錄C 條件指令所用到的條件和相應的操作數符號表
參考文獻．

循環尋址原理是：通過裝載BKX／BKR滿足實際要求緩沖區長度（長度—1），通過裝載ARX／ARR給出2 K字緩沖區內的基地址和緩沖區數據起始地址實現初始化。一般情況下，初始化起始地址為0，暗示為緩沖區的開始（即緩沖區頂端地址）。然而，也可以指定為緩沖區內的任意一點。一旦初始化完成，BKX／BKR可以認為由兩部分組成：高位部分相對于BKX／BKR的所有的0位置，低位部分相對于高位出現第一個1及其以后的位，并表明這個1所處的位置為第N位。同時，這個N位的位置也定義尋址寄存器為ARH和ARL兩部分。緩沖區頂部地址（TBA）由高位為ARH，而低位為N+1個0組成的數來定義。緩沖區底部地址（BBA）由ARH和BKL—1決定，而當前數據緩沖區的位置由‘ARX／R的內容決定。長度為BXR／R的循環緩沖區必須開始于N位地址邊界（地址寄存器的低N位為零）。這里N必須是滿足不等式2N>BKX／R的最小整數，或者是在2 K字緩沖內存之內的最低端地址，緩沖區由兩部分組成：第一部分的地址范圍是TBA≥（BKL／2），第二部分BKL／2≥（BLK—1）。
ABU緩沖區最小的塊長度為2，最大的塊長度是2047。任何2047～1024個字的緩沖區開始于相對ABU存儲區基地址的0x0000位置。如果地址寄存器（AXR、ARR）裝載了當前指定的ABU緩沖區范圍之外的地址，就會產生錯誤。后續的存取從指定的位置開始，不管這些位置是否已經超出了指定緩沖區之外。ARX／ARR的內容會隨著每一次訪問繼續增加直至達到下一個允許的緩沖區開始地址。然而，在后續的存取操作中，作為更新的循環緩沖開始地址，新的ARX／ARR內容用來進行正確的循環緩沖地址計算。
值得注意的是，任何由于不適當裝載ARX／ARR的存取都可能會破壞某些存儲空間的內容。如下的例子說明自動緩沖功能的應用。考慮一個長度為5（BKX=5）的發送緩沖區，長度為8（BKR=8）的接收緩沖區。
發送緩沖區開始于任何一個8的倍數的地址：
0000H，0008H，0010H，0018H，…，007F8H
接收緩沖區開始于任何一個l6的倍數的地址：
0000H，0010H，0020H，…，07FOH
發送緩沖區開始于0008H，接收緩沖區開始于0010H。AXR中的數據內容可以是0008H～000CH中的任何一個值。ARR的內容為0010H～0017H之間的任何一個值。如果本例中AXR已經被裝載了000DH（長度為5的模塊不能接收），存儲器的存取一直執行，AXR增加直到地址0010H，它是一個可以接收的開始地址。注意：如果發生這種情況，AXR就指定一個與接收緩沖區相同的地址，從而產生發送接收沖突，出現運行錯誤。