滿額折
相關商品
商品簡介
名人/編輯推薦
目次
書摘/試閱
商品簡介
《高等學校電子信息類"十二五"規劃教材:微型計算機原理及接口技術》內容分為微型計算機硬件原理、匯編語言程序設計基礎、微型計算機接口技術三部分。首先概述了計算機基礎知識及微型計算機系統組成：然后，以8086／8088微處理器為主體，詳盡地介紹了80x86微處理器的硬件結構、工作原理、指令系統，以及匯編語言及程序設計、存儲器系統、輸入／輸出接口、中斷技術及應用；最后，以常用集成可編程芯片為對象，重點介紹了定時器，計數器、中斷控制器、DMA控制器、并行接口、串行接口、D／A及A／D轉換器等的基本原理、性能及接口應用技術。
《高等學校電子信息類"十二五"規劃教材:微型計算機原理及接口技術》可作為高等學校計算機、電子工程、自動化、儀器儀表及相關專業本科生的教材或參考書，對于微型計算機硬件工程技術人員和科研人員及自學者也是一本較好的參考書。
名人/編輯推薦
《高等學校電子信息類"十二五"規劃教材:微型計算機原理及接口技術》可作為高等學校計算機、電子工程、自動化、儀器儀表及相關專業本科生的教材或參考書，對于微型計算機硬件工程技術人員和科研人員及自學者也是一本較好的參考書。
目次
第一部分 微型計算機硬件原理
第1章 微型計算機概論
1.1 計算機概述
1.1.1 計算機的結構思想及發展過程
1.1.2 計算機的特點、分類及應用領域
1.2 計算機中數的表示和編碼
1.3 二進制電路及布爾代數
1.3.1 二進制電路
1.3.2 基本布爾運算
1.3.3 布爾代數的運算規律
1.3.4 真值表與布爾代數式的關系
1.4 二進制數的運算及其相關電路
1.5 計算機系統及其硬件組成
1.6 微型計算機的常用術語及性能參數
1.7 微型計算機的工作過程與工作原理
1.8 本章要點
思考與練習
第2章 微處理器
2.18086∕8088 CPU的結構及功能
2.1.18086∕8088 CPU簡介
2.1.28086∕8088 CPU的內部結構
2.1.38086∕8088 CPU的引腳分布與工作模式
2.1.48086∕8088 CPU對數據所在地址的管理
2.1.58086∕8088 CPU的工作過程
2.28086∕8088 CPU時序
2.2.1 基本概念
2.2.28284時鐘邏輯
2.2.38086∕8088基本總線時序
2.38086∕8088后續CPU簡介
2.3.1 CPU從8086到Core的進化
2.3.280486 CPU簡介
2.3.3 Pentium CPU簡介
2.4 本章要點
思考與練習
第3章 存儲器
3.1 存儲器概述
3.1.1 存儲器的結構
3.1.2 存儲器分類
3.1.3 存儲器的主要性能參數
3.2 RAM
3.2.1 SRAM
3.2.2 DRAM
3.2.3 RAM的工作時序
3.3 只讀存儲器（ROM）
3.4 存儲器系統設計
3.4.1 確定存儲器結構
3.4.2 存儲器地址分配及譯碼
3.4.3 存儲器與微處理器的接口連接
3.4.4 簡單存儲器子系統的設計
3.580×86存儲系統簡介
3.5.1 并行存儲器編址方式及工作原理
3.5.2 高速緩沖存儲器
3.6 外存儲器
3.6.1 磁盤存儲器
3.6.2 光盤及光盤驅動器
3.6.3 閃存
3.7 本章要點
思考與練習
第二部分 匯編語言程序設計基礎
第4章 指令系統
4.1 指令系統概述
4.1.1 指令及指令系統概念
4.1.2 匯編指令格式
4.28086∕8088指令的尋址方式
4.2.1 操作數及其分類
4.2.28086∕8088數據操作數尋址方式
4.2.38086∕8088轉移地址操作數尋址方式
4.38086∕8088指令系統
4.3.1 數據傳送類指令
4.3.2 算術運算類指令
4.3.3 邏輯運算類及移位操作類指令
4.3.4 數據串操作類指令
4.3.5 程序控制類指令
4.3.6 處理器控制類指令
4.48086∕8088后續微處理器指令系統簡介
4.4.1 指令系統從8086∕8088到Pentiun的進化
4.4.28086∕8088后續微處理器擴展的尋址方式
4.4.38086∕8088后續微處理器的擴展指令
4.5 本章要點
思考與練習
第5章 匯編語言程序設計
5.1 匯編語言程序基本語法知識
5.1.1 匯編語言和匯編程序
5.1.2 匯編語言的語句
5.1.3 匯編語言的數據和表達式
5.1.4 基本匯編語言源程序的結構
5.2 匯編程序中基本編程格式的常用偽指令
5.2.1 符號定義偽指令
5.2.2 數據定義偽指令DB∕DW∕DD∕DQ／DT
5.2.3 段定義偽指令
5.2.4 定位操作偽指令
5.2.5 模塊定義偽指令
5.2.6 宏操作偽指令
5.3 匯編程序中模型方式編程格式的常用偽指令
5.4 基本匯編語言程序設計
5.4.1 匯編語言程序設計步驟與技巧
5.4.2 順序程序設計
5.4.3 分支程序設計
5.4.4 循環程序設計
5.5 子程序設計
5.5.1 過程定義與調用
5.5.2 子程序設計舉例
5.6 軟中斷調用及中斷服務程序設計
5.6.1 ROM BIOS中斷調用
5.6.2 DOS系統功能調用
5.6.3 中斷服務程序設計
5.7 匯編語言程序的調試
5.7.1 使用匯編程序上機調試及運行匯編語言程序
5.7.2 DEBUG調試工具
5.7.3 EMU8086匯編語言仿真軟件簡介
5.7.4 Masm for Windows集成實驗環境簡介
5.8 本章要點
思考與練習
第三部分 微型計算機接口技術
第6章 輸入／輸出接口及總線
6.1 I∕O接口
6.1.1 I∕O接口的基本結構及功能
6.1.2 輸入∕輸出編址、尋址和地址譯碼
6.2 微處理器與外設之間數據的傳送方式
6.2.1 無條件傳送方式
6.2.2 條件傳送方式
6.2.3 中斷傳送方式
6.2.4 DMA控制方式
6.3 總線
6.3.1 總線的基本概念及分類
6.3.2 幾種常見微機總線介紹
6.3.3 總線的驅動與控制
6.4 本章要點
思考與練習
第7章 中斷控制器8259A及DMA控制器8237
7.18259A可編程中斷控制器
7.1.1 中斷及中斷系統概念
7.1.28259A中斷控制器的功能
7.1.38259A內部結構及引腳功能
7.1.48259A的工作過程
7.1.58259A編程
7.1.68259A應用舉例
7.1.78259A在IBM—PC∕AT中的應用
7.2 可編程DMA控制器8237
7.2.18237的功能及內部結構
7.2.28237芯片引腳功能
7.2.38237工作方式
7.2.4 內部計數器及寄存器組
7.2.5 DMA應用編程
7.3 本章要點
思考與練習
第8章 可編程定時器／計數器芯片8253
8.18253性能、結構及引腳功能
8.1.18253的基本性能
8.1.28253的內部結構
8.1.38253的引腳功能
8.28253控制字及工作方式
8.2.18253控制字
8.2.28253工作方式
8.2.38253編程
8.38253應用
8.4 本章要點
思考與練習
第9章 并行通信接口技術
9.1 并行通信及接口基本概念
9.2 簡單并行I∕O接口芯片
9.3 可編程并行接口芯片8255A
9.3.18255A基本性能
9.3.28255A的結構及其引腳功能
9.3.38255A控制字及工作方式
9.3.48255A應用舉例
9.4 本章要點
思考與練習
第10章 串行通信接口技術
10.1 串行通信的基本概念
10.1.1 串行通信的制式
10.1.2 異步通信和同步通信
10.1.3 波特率和發送／接收時鐘
10.1.4 校驗碼
10.1.5 串行通信傳輸通道的配置
10.2 可編程接口芯片8251A
10.2.18251A的基本特性
10.2.28251A的結構及外部引腳
10.2.38251A控制字及初始化編程
10.2.48251A應用舉例
10.3 串行通信標準總線
10.3.1 RS—232C總線標準
10.3.2 RS—422∕485總線標準
10.3.3 通用串行總線（USB）
10.3.4 通用串行標準總線IEEE 1394
10.4 本章要點
思考與練習
第11章 數模∕模數轉換及其接口
11.1 D∕A轉換器
11.1.1 D∕A轉換器的基本原理
11.1.2 D∕A轉換器的主要參數
11.1.38位集成D∕A轉換器DAC0832
11.1.4 DAC0832應用接口及編程
11.2 A∕D轉換器
11.2.1 A∕D轉換器的基本原理
11.2.2 A∕D轉換器的主要技術指標
11.2.3 A∕D轉換器的外部特性
11.2.4 集成8位A∕D轉換器ADC0809
11.2.5 ADC0809應用接口及編程
11.3 本章要點
思考與練習
參考文獻
第1章 微型計算機概論
1.1 計算機概述
1.1.1 計算機的結構思想及發展過程
1.1.2 計算機的特點、分類及應用領域
1.2 計算機中數的表示和編碼
1.3 二進制電路及布爾代數
1.3.1 二進制電路
1.3.2 基本布爾運算
1.3.3 布爾代數的運算規律
1.3.4 真值表與布爾代數式的關系
1.4 二進制數的運算及其相關電路
1.5 計算機系統及其硬件組成
1.6 微型計算機的常用術語及性能參數
1.7 微型計算機的工作過程與工作原理
1.8 本章要點
思考與練習
第2章 微處理器
2.18086∕8088 CPU的結構及功能
2.1.18086∕8088 CPU簡介
2.1.28086∕8088 CPU的內部結構
2.1.38086∕8088 CPU的引腳分布與工作模式
2.1.48086∕8088 CPU對數據所在地址的管理
2.1.58086∕8088 CPU的工作過程
2.28086∕8088 CPU時序
2.2.1 基本概念
2.2.28284時鐘邏輯
2.2.38086∕8088基本總線時序
2.38086∕8088后續CPU簡介
2.3.1 CPU從8086到Core的進化
2.3.280486 CPU簡介
2.3.3 Pentium CPU簡介
2.4 本章要點
思考與練習
第3章 存儲器
3.1 存儲器概述
3.1.1 存儲器的結構
3.1.2 存儲器分類
3.1.3 存儲器的主要性能參數
3.2 RAM
3.2.1 SRAM
3.2.2 DRAM
3.2.3 RAM的工作時序
3.3 只讀存儲器（ROM）
3.4 存儲器系統設計
3.4.1 確定存儲器結構
3.4.2 存儲器地址分配及譯碼
3.4.3 存儲器與微處理器的接口連接
3.4.4 簡單存儲器子系統的設計
3.580×86存儲系統簡介
3.5.1 并行存儲器編址方式及工作原理
3.5.2 高速緩沖存儲器
3.6 外存儲器
3.6.1 磁盤存儲器
3.6.2 光盤及光盤驅動器
3.6.3 閃存
3.7 本章要點
思考與練習
第二部分 匯編語言程序設計基礎
第4章 指令系統
4.1 指令系統概述
4.1.1 指令及指令系統概念
4.1.2 匯編指令格式
4.28086∕8088指令的尋址方式
4.2.1 操作數及其分類
4.2.28086∕8088數據操作數尋址方式
4.2.38086∕8088轉移地址操作數尋址方式
4.38086∕8088指令系統
4.3.1 數據傳送類指令
4.3.2 算術運算類指令
4.3.3 邏輯運算類及移位操作類指令
4.3.4 數據串操作類指令
4.3.5 程序控制類指令
4.3.6 處理器控制類指令
4.48086∕8088后續微處理器指令系統簡介
4.4.1 指令系統從8086∕8088到Pentiun的進化
4.4.28086∕8088后續微處理器擴展的尋址方式
4.4.38086∕8088后續微處理器的擴展指令
4.5 本章要點
思考與練習
第5章 匯編語言程序設計
5.1 匯編語言程序基本語法知識
5.1.1 匯編語言和匯編程序
5.1.2 匯編語言的語句
5.1.3 匯編語言的數據和表達式
5.1.4 基本匯編語言源程序的結構
5.2 匯編程序中基本編程格式的常用偽指令
5.2.1 符號定義偽指令
5.2.2 數據定義偽指令DB∕DW∕DD∕DQ／DT
5.2.3 段定義偽指令
5.2.4 定位操作偽指令
5.2.5 模塊定義偽指令
5.2.6 宏操作偽指令
5.3 匯編程序中模型方式編程格式的常用偽指令
5.4 基本匯編語言程序設計
5.4.1 匯編語言程序設計步驟與技巧
5.4.2 順序程序設計
5.4.3 分支程序設計
5.4.4 循環程序設計
5.5 子程序設計
5.5.1 過程定義與調用
5.5.2 子程序設計舉例
5.6 軟中斷調用及中斷服務程序設計
5.6.1 ROM BIOS中斷調用
5.6.2 DOS系統功能調用
5.6.3 中斷服務程序設計
5.7 匯編語言程序的調試
5.7.1 使用匯編程序上機調試及運行匯編語言程序
5.7.2 DEBUG調試工具
5.7.3 EMU8086匯編語言仿真軟件簡介
5.7.4 Masm for Windows集成實驗環境簡介
5.8 本章要點
思考與練習
第三部分 微型計算機接口技術
第6章 輸入／輸出接口及總線
6.1 I∕O接口
6.1.1 I∕O接口的基本結構及功能
6.1.2 輸入∕輸出編址、尋址和地址譯碼
6.2 微處理器與外設之間數據的傳送方式
6.2.1 無條件傳送方式
6.2.2 條件傳送方式
6.2.3 中斷傳送方式
6.2.4 DMA控制方式
6.3 總線
6.3.1 總線的基本概念及分類
6.3.2 幾種常見微機總線介紹
6.3.3 總線的驅動與控制
6.4 本章要點
思考與練習
第7章 中斷控制器8259A及DMA控制器8237
7.18259A可編程中斷控制器
7.1.1 中斷及中斷系統概念
7.1.28259A中斷控制器的功能
7.1.38259A內部結構及引腳功能
7.1.48259A的工作過程
7.1.58259A編程
7.1.68259A應用舉例
7.1.78259A在IBM—PC∕AT中的應用
7.2 可編程DMA控制器8237
7.2.18237的功能及內部結構
7.2.28237芯片引腳功能
7.2.38237工作方式
7.2.4 內部計數器及寄存器組
7.2.5 DMA應用編程
7.3 本章要點
思考與練習
第8章 可編程定時器／計數器芯片8253
8.18253性能、結構及引腳功能
8.1.18253的基本性能
8.1.28253的內部結構
8.1.38253的引腳功能
8.28253控制字及工作方式
8.2.18253控制字
8.2.28253工作方式
8.2.38253編程
8.38253應用
8.4 本章要點
思考與練習
第9章 并行通信接口技術
9.1 并行通信及接口基本概念
9.2 簡單并行I∕O接口芯片
9.3 可編程并行接口芯片8255A
9.3.18255A基本性能
9.3.28255A的結構及其引腳功能
9.3.38255A控制字及工作方式
9.3.48255A應用舉例
9.4 本章要點
思考與練習
第10章 串行通信接口技術
10.1 串行通信的基本概念
10.1.1 串行通信的制式
10.1.2 異步通信和同步通信
10.1.3 波特率和發送／接收時鐘
10.1.4 校驗碼
10.1.5 串行通信傳輸通道的配置
10.2 可編程接口芯片8251A
10.2.18251A的基本特性
10.2.28251A的結構及外部引腳
10.2.38251A控制字及初始化編程
10.2.48251A應用舉例
10.3 串行通信標準總線
10.3.1 RS—232C總線標準
10.3.2 RS—422∕485總線標準
10.3.3 通用串行總線（USB）
10.3.4 通用串行標準總線IEEE 1394
10.4 本章要點
思考與練習
第11章 數模∕模數轉換及其接口
11.1 D∕A轉換器
11.1.1 D∕A轉換器的基本原理
11.1.2 D∕A轉換器的主要參數
11.1.38位集成D∕A轉換器DAC0832
11.1.4 DAC0832應用接口及編程
11.2 A∕D轉換器
11.2.1 A∕D轉換器的基本原理
11.2.2 A∕D轉換器的主要技術指標
11.2.3 A∕D轉換器的外部特性
11.2.4 集成8位A∕D轉換器ADC0809
11.2.5 ADC0809應用接口及編程
11.3 本章要點
思考與練習
參考文獻
書摘/試閱
串行鏈接方式的優點為：總線裁決算法很簡單，用于控制總線分配的線數很少，而且與掛接在總線上的部件的數量無關，易于擴充設備。其缺點為：由于串行鏈接方式的優先級是固定的，靈活性較差，不能由軟件改變優先級，如果級別高的部件頻繁使用總線時，優先級低的部件可能很久也得不到響應。又由于總線可用信號串行地通過各個部件，從而限制了總線分配的速度。在總線可用信號傳輸過程中，如果第一個部件發生故障，其后的所有部件將永遠也得不到總線的使用權，即對硬件的失效很敏感。在總線上增加、去除或移動部件也要受總線長度的限制。
（2）定時查詢方式。定時查詢方式的原理是在總線控制器中設置一個查詢計數器。由控制器輪流地對各部件進行測試，看其是否發出總線請求。當總線控制器收到申請總線的信號后，計數器開始計數，如果申請部件編號與計數器輸出一致，則計數器停止計數，該部件可以獲得總線使用權，并建立總線忙信號，然后開始總線操作。使用完畢后，撤銷總線忙信號，釋放總線，若此時還有總線請求信號，控制器繼續進行輪流查詢，開始下一個總線分配過程。
計數器的值可以每次從“0”開始計數，這時部件的優先級類似于串行鏈接方式；如果計數器的值每次從上次的中止點開始計數，則是一種循環優先級，每個部件獲得總線使用權的機會均相等；計數器的值還可以通過程序的方法來改變，在每次總線分配前賦予計數器一個起始值，同樣，部件號也可以由程序制定，這樣部件的優先級有較靈活的改變。
定時查詢方式的優點為：查詢方式是用計數查詢線代替了串行鏈接方式的總線可用信號線，這樣不會因某一部件的故障而引起其他部件獲得總線的使用權，故可靠性比較高。其缺點為：查詢線的數目限制了總線上可掛接的部件數目，擴充性較差，而且控制較為復雜，總線的分配速度取決于計數信號的頻率和部件數，速度仍然不會很高。
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。