TOP
1/1
無庫存,下單後進貨(採購期約45個工作天)
  • Xilinx FPGA數字信號處理系統設計指南:從HDL、Simulink到HLS的實現(簡體書)

  • 系列名:電子系統EDA新技術叢書
  • ISBN13:9787121347474
  • 出版社:電子工業出版社
  • 作者:何賓
  • 裝訂/頁數:平裝/824頁
  • 規格:26cm*19cm (高/寬)
  • 版次:一版
  • 出版日:2019/01/01
人民幣定價:188元
定  價:NT$1128元
優惠價: 87981
可得紅利積點:29 點

無庫存,下單後進貨(採購期約45個工作天)

商品簡介

作者簡介

目次

本書從硬件描述語言(VHDL和Verilog HDL)、Simulink環境下的模型構建以及Xilinx高級綜合工具下的C/C++程序設計3個角度,對採用Xilinx FPGA平臺構建數字信號處理系統的方法進行詳細的介紹與說明。全書內容涵蓋了數字信號處理的主要理論知識,其中包含通用數字信號處理、數字通信信號處理和數字圖像處理等方面。全書共5篇21章,內容包括:信號處理理論基礎,數字信號處理實現方法,數值的表示和運算,基於FPGA的數字信號處理的基本流程;CORDIC算法、離散傅裡葉變換、快速傅裡葉變換、離散余弦變換、FIR濾波器、IIR濾波器、重定時信號流圖、多速率信號處理、串行和並行-串行FIR濾波器、多通道FIR濾波器以及其他常用數字濾波器的原理與實現;數控振盪器、通信信號處理和信號同步的原理與實現;遞歸結構信號流圖的重定時,自適應信號處理的原理與實現;數字圖像處理和動態視頻拼接的原理與實現。
何賓,任教于北京化工大學信息學院,長期從事電子設計自動化方面的教學和科研工作,與全球多家知名的半導體廠商和EDA工具廠商大學計劃保持緊密合作。目前已經出版EDA方面的著作共20餘部,內容涵蓋電路仿真、電路設計、FPGA、單片機、嵌入式系統等。典型的代表作有《Xilinx FPGA設計權威指南》《Xilinx All Programmable Zynq-7000 SoC設計指南》《Altium Designer13.0電路設計、仿真與驗證權威指南》《Xilinx FPGA數字設計-從門級到行為級的雙重描述》《Xilinx FPGA數字信號處理權威指南-從HDL、模型到C的描述》《模擬與數字系統協同設計權威指南-Cypress集成開發環境》。
前言


近年來,人工智能、大數據和雲計算等新信息技術得到越來越多的應用,它們共同的特點就是需要對海量數據進行高性能的處理。與採用CPU、DSP和GPU實現數字信號處理(數據處理)系統相比,現場可編程門陣列(Field Programmable Gate Array,FPGA)具有天然並行處理能力以及整體功耗較低的優勢,使得它成為這些新信息技術普及推廣不可或缺的硬件處理平臺,被越來越多地應用於這些新技術中。
一般而言,業界將FPGA歸結為硬件(數字邏輯電路)範疇,而算法歸結為軟件範疇。在十年前,當採用FPGA作為數字信號處理平臺時,設計者必須使用硬件描述語言來描述所構建的數字信號處理系統模型;而大多數的算法設計人員並不會使用硬件描述語言,這樣就對他們使用FPGA實現數字信號處理算法造成了困難,從而限制了FPGA在這些新技術方面的應用普及和推廣。當採用FPGA作為數字信號處理實現平臺時,軟件算法人員希望他們自己只關注算法本身,而通過一些其他工具將這些軟件算法直接轉換為FPGA硬件實現。
近年來,出現了新的建模工具,它們都是以軟件算法人員的視角為出發點來構建數字信號處理系統的,這樣顯著降低了算法設計人員使用FPGA實現算法的難度,實現了軟件和硬件的完美統一。本書將著重介紹Xilinx公司Vivado集成開發環境下提供的兩種新的數字信號處理建模工具,即System Generator工具(它使用MATLAB環境下的Simulink)和高級綜合工具(High Level Synthesis, HLS)。這兩個數字信號處理系統建模工具的出現,使得算法人員可以專注于研究算法本身;然後通過這些建模工具,將算法直接轉換成寄存器傳輸級(Register Transfer Level,RTL)描述;最後下載到FPGA內進行算法實現。這樣,當採用Xilinx FPGA作為數字信號處理硬件平臺時,顯著提高了系統的建模效率,並且可以在性能和實現成本之間進行權衡,以探索最佳的解決方案。
本書從傳統的硬件描述語言、Simulink模型設計和C/C++高級綜合3個角度,對基於Xilinx 7系列FPGA平臺下的通用數字信號處理、通信信號處理和數字圖像處理的建模與實現方法進行詳細介紹。全書共5篇21章,主要內容包括:信號處理理論基礎,數字信號處理實現方法,數值的表示和運算,基於FPGA的數字信號處理的基本流程;CORDIC算法、離散傅裡葉變換、快速傅裡葉變換、離散余弦變換、FIR濾波器、IIR濾波器、重定時信號流圖、多速率信號處理、串行FIR濾波器、並行-串行FIR濾波器、多通道FIR濾波器以及其他類型數字濾波器的原理與實現;數控振盪器、通信信號處理和信號同步的原理與實現;遞歸結構信號流圖的重定時,自適應信號處理原理與實現;數字圖像處理、動態視頻拼接的原理與實現。
本書所介紹的內容反映了Xilinx FPGA在實現高性能數字信號處理(數據處理)系統時的最新研究成果;力圖幫助讀者在使用FPGA構建數字信號處理系統時,知道如何在實現性能和實現成本之間進行權衡,如何正確使用不同的數字信號處理系統建模工具和方法,更重要的是知道如何將軟件算法轉換成硬件實現。
在編寫本書的過程中,得到了Xilinx公司大學計劃的支持和幫助,提供了最新的Vivado 2017集成開發工具以及《DSP for FPGA Primer》等文檔和材料。此外,也得到了Mathworks公司圖書計劃的支持和幫助,為作者提供了正版授權的MATLAB R2016b集成開發環境,以及相關設計所要使用的工具包。在此,向他們的支持和幫助表示衷心的感謝。在編寫本書的過程中,仍然參考了已經畢業研究生張豔輝的研究成果,以及本科生湯宗美和劉儀參與本書教學資源的編寫工作,在此向他們的辛勤勞動表示感謝。最後,向電子工業出版社編輯的辛勤工作表示感謝。

編著者2018年12月於北京
第一篇數字信號處理系統的組成和實現方法
第1章信號處理理論基礎
11信號定義和分類
12信號增益與衰減
13信號失真與測量
131放大器失真
132信號諧波失真
133諧波失真測量
14噪聲及其處理方法
141噪聲的定義和表示
142固有噪聲電平
143噪聲/失真鏈
144信噪比定義和表示
145信號的提取方法
15模擬信號及其處理方法
151模擬I/O信號的處理
152模擬通信信號的處理
16數字信號處理的關鍵問題
161數字信號處理系統結構
162信號調理的方法
163模數轉換器ADC及量化效應
164數模轉換器(DAC)及信號重建
165SFDR的定義和測量
17通信信號軟件處理方法
171軟件無線電的定義
172中頻軟件無線電實現
173信道化處理
174基站軟件無線電接收機
175SR採樣技術
176直接數字下變頻
177帶通採樣失敗的解決
第2章數字信號處理實現方法
21數字信號處理技術概念
211數字信號處理技術的發展
212數字信號處理算法的分類
213數字信號處理實現方法
22基於DSP的數字信號處理實現方法
221DSP的結構和流水線
222DSP的運行代碼和性能
23基於FPGA的數字信號處理實現方法
231FPGA原理
232FPGA的邏輯資源
233FPGA實現數字信號處理的優勢
234FPGA的最新發展
24FPGA執行數字信號處理的一些關鍵問題
241關鍵路徑
242流水線
243延遲
244加法器
245乘法器
246並行/串行
247溢出的處理
25高性能信號處理的難點和技巧
251設計目標
252實現成本
253設計優化
第3章數值的表示和運算
31整數的表示方法
311二進制原碼格式
312二進制反碼格式
313二進制補碼格式
32整數加法運算的HDL描述
321無符號整數加法運算的HDL描述
322有符號整數加法運算的HDL描述
33整數減法運算的HDL描述
331無符號整數減法運算的HDL描述
332有符號整數減法運算的HDL描述
34整數乘法運算的HDL描述
341無符號整數乘法運算的HDL描述
342有符號整數乘法運算的HDL描述
35整數除法運算的HDL描述
351無符號整數除法運算的HDL描述
352有符號整數除法運算的HDL描述
36定點數的表示方法
361定點數的格式
362定點量化
363歸一化處理
364小數部分截斷
365一種不同的表示方法――Trounding
366定點數運算的HDL描述庫
37定點數加法運算的HDL描述
371無符號定點數加法運算的HDL描述
372有符號定點數加法運算的HDL描述
38定點數減法運算的HDL描述
381無符號定點數減法運算的HDL描述
382有符號定點數減法運算的HDL描述
39定點數乘法運算的HDL描述
391無符號定點數乘法運算的HDL描述
392有符號定點數乘法運算的HDL描述
310定點數除法運算的HDL描述
3101無符號定點數除法運算的HDL描述
3102有符號定點數除法運算的HDL描述
311浮點數的表示方法
3111浮點數的格式
3112浮點數的短指數表示
312浮點數運算的HDL描述
3121單精度浮點數加法運算的HDL描述
3122單精度浮點數減法運算的HDL描述
3123單精度浮點數乘法運算的HDL描述
3124單精度浮點數除法運算的HDL描述
第4章基於FPGA的數字信號處理的基本流程
41FPGA模型的設計模塊
411Xilinx Blockset
412Xilinx Reference Blockset
42配置System Generator環境
43信號處理模型的構建與實現
431信號模型的構建
432模型參數的設置
433信號處理模型的仿真
434生成模型子系統
435模型HDL代碼的生成
436打開生成設計文件並仿真
437協同仿真的配置與實現
438生成IP核
44編譯MATLAB到FPGA
441模型的設計原理
442系統模型的建立
443系統模型的仿真
45高級綜合工具HLS概述
451HLS的特性
452調度和綁定
453提取控制邏輯和I/O端口
46使用HLS實現兩個矩陣相乘運算
461設計矩陣相乘模型
462添加C測試文件
463運行和調試C工程
464設計綜合
465查看生成的數據處理圖
466對設計執行RTL級仿真
467設計優化
468對優化後的設計執行RTL級仿真
47基於Model Composer的DSP模型構建
471Model Composer工具概述
472打開Model Composer工具
473創建一個矩陣運算實現模型
474修改設計中模塊的參數
475執行仿真並分析結果
476產生輸出
48在Model Composer導入C/C++代碼作為定制模塊
481建立C/C++代碼
482將代碼導入Model Composer
483將定制庫添加到庫瀏覽器中
第二篇數字信號處理的基本理論和FPGA實現方法
第5章CORDIC算法的原理與實現
51CORDIC算法原理
511圓坐標系旋轉
512線性坐標系旋轉
513雙曲線坐標系旋轉
514CORDIC算法通用表達式
52CORDIC循環和非循環結構硬件實現原理
521CORDIC循環結構的原理和實現方法
522CORDIC非循環結構的實現原理
523實現CORDIC非循環的流水線結構
53向量幅度的計算
54CORDIC算法的性能分析
541迭代次數對精度的影響
542總量化誤差的確定
543近似誤差的分析
544舍入誤差的分析
545有效位deff的估算
546預測與仿真
55CORDIC算法的原理和實現方法
551CORDIC算法的收斂性
552CORDIC象限映射的實現
553向量模式下CORDIC迭代的實現
554旋轉模式下CORDIC迭代的實現
56CORDIC子系統的設計
561CORDIC單元的設計
562參數化CORDIC單元
563旋轉後標定的實現
564旋轉後的象限解映射
57圓坐標系算術功能的設計
571反正切的實現
572正弦和余弦的實現
573向量幅度的計算
58流水線技術的CORDIC實現
581帶有流水線並行陣列的實現
582串行結構的實現
583比較並行和串行的實現
59向量幅值精度的研究
591CORDIC向量幅度:設計任務
592驗證計算精度
第6章離散傅裡葉變換的原理與實現
61模擬週期信號的分析――傅裡葉級數
62模擬非週期信號的分析――傅裡葉變換
63離散序列的分析――離散傅裡葉變換
631離散傅裡葉變換推導
632頻率離散化推導
633DFT的窗效應
64短時傅裡葉變換
65離散傅裡葉變換的運算量
66離散傅裡葉算法的模型實現
661分析複數乘法的實現方法
662分析複數加法的實現方法
663運行設計
第7章快速傅裡葉變換的原理與實現
71快速傅裡葉變換的發展
72Danielson-Lanczos引理
73按時間抽取的基2 FFT算法
74按頻率抽取的基2 FFT算法
75Cooley-Tuckey算法
76基4和基8的FFT算法
77FFT計算中的字長
78基於MATLAB的FFT分析
79基於模型的FFT設計與實現
710基於IP核的FFT實現
7101構建頻譜分析模型
7102配置模型參數
7103設置仿真參數
7104運行和分析仿真結果
711基於C和HLS的FFT建模與實現
7111創建新的設計工程
7112創建源文件
7113設計綜合
7114創建仿真測試文件
7115運行協同仿真
7116添加PIPELINE命令
7117添加ARRAY_PARTITION命令
第8章離散余弦變換的原理與實現
81DCT的定義
82DCT-2和DFT的關係
83DCT的應用
84二維DCT
841二維DCT原理
842二維DCT算法描述
85二維DCT的實現
851創建新的設計工程
852創建源文件
853設計綜合
854創建仿真測試文件
855運行協同仿真
856添加PIPELINE命令
857修改PIPELINE命令
858添加PARTITION命令
859添加DATAFLOW命令
8510添加INLINE命令
8511添加RESHAPE命令
8512修改RESHAPE命令
第9章FIR濾波器和IIR濾波器的原理與實現
91模擬濾波器到數字濾波器的轉換
911微分方程近似
912雙線性交換
92數字濾波器的分類和應用
93FIR濾波器的原理和結構
931FIR濾波器的特性
932FIR濾波器的設計規則
94IIR濾波器的原理和結構
941IIR濾波器的原理
942IIR濾波器的模型
943IIR濾波器的Z域分析
944IIR濾波器的性能和穩定性
95DA FIR濾波器的設計
951DA FIR濾波器的設計原理
952移位寄存器模塊設計
953查找

購物須知

為了保護您的權益,「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。

若要辦理退貨,請在商品鑑賞期內寄回,且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。

大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大,除封面破損、內頁脫落等較嚴重的狀態,其餘商品將正常出貨。

無現貨庫存之簡體書,將向海外調貨:
海外有庫存之書籍,等候約20個工作天;
海外無庫存之書籍,平均作業時間約45個工作天,然不保證確定可調到貨,尚請見諒。