滿額折
芯片SIP封裝與工程設計（簡體書）
- ISBN13：9787302541202
- 出版社：清華大學出版社(大陸)
- 作者：毛忠宇
- 裝訂／頁數：平裝／191頁
- 規格：24cm*17cm (高/寬)
- 版次：一版
- 出版日：2019/12/20
相關商品
商品簡介
商品簡介
側重工程設計是本書最大的特點，全書在內容編排上深入淺出、圖文並茂，先從封裝基礎知識開始，介
紹了不同的封裝的類型及其特點，再深入封裝內部結構的講解，接著介紹封裝基板的知識及完整的製作過程；
在讀者理解這些知識的基礎後，系統地介紹了最常見的Wire Bond及Flip Chip封裝的完整工程案例設計過程，
介紹了如何使用自動佈線工具以方便電子工程師在封裝評估階段快速獲得基板的層數及可佈線性的信息；在
這些基礎上再介紹SIP 等複雜前沿的堆疊封裝設計，使讀者能由淺入深地學習封裝設計的完整過程。由於國
內絕大多數SI 工程師對封裝內部的理解不夠深入，在SI 仿真時對封裝的模型只限于應用，因而本書在封裝
設計完成後還介紹了一個完整的提取的WB 封裝電參數的過程，提取的模型可以直接應用到IBIS 模型中，
最後提供了兩個作者自行開發的封裝設計高效輔助免費工具。
本書非常適合作為學習封裝工程設計的參考材料。
紹了不同的封裝的類型及其特點，再深入封裝內部結構的講解，接著介紹封裝基板的知識及完整的製作過程；
在讀者理解這些知識的基礎後，系統地介紹了最常見的Wire Bond及Flip Chip封裝的完整工程案例設計過程，
介紹了如何使用自動佈線工具以方便電子工程師在封裝評估階段快速獲得基板的層數及可佈線性的信息；在
這些基礎上再介紹SIP 等複雜前沿的堆疊封裝設計，使讀者能由淺入深地學習封裝設計的完整過程。由於國
內絕大多數SI 工程師對封裝內部的理解不夠深入，在SI 仿真時對封裝的模型只限于應用，因而本書在封裝
設計完成後還介紹了一個完整的提取的WB 封裝電參數的過程，提取的模型可以直接應用到IBIS 模型中，
最後提供了兩個作者自行開發的封裝設計高效輔助免費工具。
本書非常適合作為學習封裝工程設計的參考材料。
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。