滿額折
Intel FPGA數字信號處理系統設計權威指南：從HDL、Simulink到HLS的實現(基礎篇)（簡體書）
商品資訊
系列名：英特爾FPGA中國創新中心系列叢書
ISBN13：9787121419362
出版社：電子工業出版社
作者：何賓
出版日：2021/09/01
裝訂／頁數：平裝／693頁
規格：24cm*17cm (高/寬)
版次：一版
商品簡介
作者簡介
目次
相關商品
商品簡介
本書從硬件描述語言、Simulink環境下的模型構建和Intel FPGA高級綜合工具下的C/C++程序設計三個不同的角度，本書從硬件描述語言、模型設計和高級綜合HLS三個角度對使用Intel公司現場可編程門陣列器件構建數字信號處理系統的方法進行了詳細的介紹。本書內容涵蓋了信號處理基本理論、CORDIC算法的FPGA實現、Intel FPGA數字信號處理工具、傅裡葉變換的FPGA實現、離散余弦變換的FPGA實現、數字濾波器的FPGA實現、多速率信號處理的FPGA實現，以及其他常用數字濾波器的FPGA實現。
作者簡介
何賓
知名的嵌入式和EDA技術專家，長期從事電子設計自動化方面的教學和科研工作，與全球多家知名的半導體廠商和EDA工具廠商密切合作。已經出版電子信息方面的著作共40余部，內容涵蓋電路仿真、電路設計、FPGA、數字信號處理、單片機、嵌入式系統等。典型的代表作有《模擬電子系統設計指南（基礎篇）：從半導體、分立元件到TI集成電路的分析與實現》、《模擬電子系統設計指南（實踐篇）：從半導體、分立元件到TI集成電路的分析與實現》、《Xilinx Zynq-7000嵌入式系統設計與實現-基於ARM Cortex-A9雙核處理器和Vivado的設計方法》、《Altium Designer17一體化設計標準教程-從仿真原理和PCB設計到單片機系統》、《STC8系列單片機開發指南：面向處理器、程序設計和操作系統的分析與應用》等。
目次
第1章信號處理理論基礎
1．1信號定義
1．2信號增益與衰減
1．3信號失真及其測量
1．3．1放大器失真
1．3．2信號諧波失真
1．3．3諧波失真測量
1．4噪聲及其處理方法
1．4．1噪聲的定義和表示
1．4．2固有噪聲電平
1．4．3噪聲/失真鏈
1．4．4信噪比定義和表示
1．4．5信號的提取方法
1．5模擬信號及其處理方法
1．5．1模擬I/O信號的處理
1．5．2模擬通信信號的處理
1．6數字信號處理的關鍵問題
1．6．1數字信號處理系統的結構
1．6．2信號調理的方法
1．6．3模數轉換器(ADC)及量化效應
1．6．4數模轉換器(DAC)及信號重建
1．6．5SFDR的定義及測量
1．7通信信號軟件處理方法
1．7．1軟件無線電的定義
1．7．2中頻軟件無線電實現
1．7．3信道化處理
1．7．4基站軟件無線電接收機
1．7．5SR采樣技術
1．7．6直接數字下變頻
1．7．7帶通采樣失敗的解決
第2章數字信號處理實現方法
2．1數字信號處理技術概念
2．1．1數字信號處理技術的發展
2．1．2數字信號處理算法的分類
2．1．3數字信號處理實現的方法
2．2基於DSPs的數字信號處理實現原理
2．2．1DSPs的結構及流水線
2．2．2DSPs的運行代碼及性能
2．3基於FPGA的數字信號處理實現原理
2．3．1FPGA基本原理
2．3．2邏輯陣列塊和自適應邏輯塊
2．3．3塊存儲器
2．3．4時鐘網絡和相位鎖相環
2．3．5I/O塊
2．3．6DSP塊
2．4FPGA執行數字信號處理的一些關鍵問題
2．4．1關鍵路徑
2．4．2流水線
2．4．3延遲
2．4．4加法器
2．4．5乘法器
2．4．6並行/串行
2．4．7溢出的處理
2．5高性能信號處理的難點和技巧
2．5．1設計目標
2．5．2實現成本
2．5．3設計優化
第3章數值的表示和運算
3．1整數的表示方法
3．1．1二進制原碼格式
3．1．2二進制反碼格式
3．1．3二進制補碼格式
3．2整數加法運算的HDL描述
3．2．1無符號數加法運算的HDL描述
3．2．2有符號數加法運算的HDL描述
3．3整數減法運算的HDL描述
3．3．1無符號數減法運算的HDL描述
3．3．2有符號數減法運算的HDL描述
3．4整數乘法運算的HDL描述
3．4．1無符號數乘法運算的HDL描述
3．4．2有符號數乘法運算的HDL描述
3．5整數除法運算的HDL描述
3．5．1無符號數除法運算的HDL描述
3．5．2有符號數除法運算的HDL描述
3．6定點數的表示方法
3．6．1定點二進制數格式
3．6．2定點數的量化方法
3．6．3數據的標定
3．6．4歸一化處理
3．6．5小數部分截斷
3．6．6一種不同的方法：Trounding
3．6．7定點數運算的HDL描述庫
3．7定點數加法運算的HDL描述
3．7．1無符號定點數加法運算的HDL描述
3．7．2有符號定點數加法運算的HDL描述
3．8定點數減法運算的HDL描述
3．8．1無符號定點數減法運算的HDL描述
3．8．2有符號定點數減法運算的HDL描述
3．9定點數乘法運算的HDL描述
3．9．1無符號定點數乘法運算的HDL描述
3．9．2有符號定點數乘法運算的HDL描述
3．10定點數除法運算的HDL描述
3．10．1無符號定點數除法運算的HDL描述
3．10．2有符號定點數除法運算的HDL描述
3．11浮點數的表示方法
3．11．1浮點數的格式
3．11．2浮點數的短指數表示
3．12浮點數運算的HDL描述
3．12．1單精度浮點數加法運算的HDL描述
3．12．2單精度浮點數減法運算的HDL描述
3．12．3單精度浮點數乘法運算的HDL描述
3．12．4單精度浮點數除法運算的HDL描述
3．13浮點數運算IP核的應用
3．13．1浮點IP核的功能
3．13．2建立新的設計工程
3．13．3浮點IP核實例的生成
3．13．4例化IP核實例
3．13．5生成測試平臺文件
3．13．6設計的仿真
第4章Intel FPGA數字信號處理工具
4．1Intel FPGA模型設計基礎
4．1．1用於Intel FPGA設計結構的DSP Builder
4．1．2用於Intel FPGA庫的DSP Builder
4．1．3用於Intel FPGA器件所支持的DSP Builder
4．1．4DSP Builder設計流程
4．2信號處理模型的構建和仿真
4．2．1啟動DSP Builder工具
4．2．2獲取DSP Builder設計實例幫助
4．2．3DSP Builder菜單選項介紹
4．2．4DSP Builder中的一些基本概念
4．2．5構建數字信號處理模型
4．2．6創建設計子系統
4．2．7設置模型參數
4．2．8信號處理模型的Simulink仿真
4．2．9信號處理模型的ModelSim仿真
4．2．10查看設計中所使用的資源
4．2．11打開Quartus Prime設計工程
4．2．12C++軟件模型驗證設計
4．3信號處理模型的硬件驗證
4．3．1硬件驗證
4．3．2使用環路系統的硬件驗證
4．4包含處理器總線接口的模型設計
4．4．1在DSP Builder設計中分配基地址
4．4．2添加DSP Builder設計到Platform Designer系統
4．4．3使用處理器更新寄存器
4．5DSP Builder HDL導入設計
4．5．1實現原理
4．5．2打開DSP Builder工具
4．5．3建立新的設計模型
4．5．4執行協同仿真
4．6基於HLS構建和驗證算法模型
4．6．1構建C++模型和測試平臺
4．6．2設置高級綜合編譯器
4．6．3運行高級綜合編譯器
4．6．4查看高級設計報告
4．6．5查看元器件RTL仿真波形
第5章CORDIC算法原理及實現
5．1CORDIC算法原理
5．1．1圓坐標系旋轉
5．1．2線性坐標系旋轉
5．1．3雙曲線坐標系旋轉
5．1．4CORDIC算法通用表達式
5．2CORDIC循環和非循環結構硬件實現原理
5．2．1CORDIC循環結構原理和實現方法
5．2．2CORDIC非循環結構的實現原理
5．2．3實現CORDIC的非循環的流水線結構
5．3向量幅度的計算
5．4CORDIC算法的模型實現
5．4．1CORDIC算法收斂性原理
5．4．2CORDIC象限映射實現
5．4．3向量模式下的CORDIC迭代實現
5．4．4旋轉模式的CORDIC迭代實現
ⅩⅦ5．5CORDIC子系統的模型實現
5．5．1CORDIC單元的設計
5．5．2參數化CORDIC單元
5．5．3旋轉後標定的實現
5．5．4旋轉後的象限解映射
5．6圓坐標系算術功能的模型實現
5．6．1反正切的實現
5．6．2正弦和余弦的實現
5．6．3向量幅度的計算
5．7流水線技術的CORDIC模型實現
5．7．1帶有流水線並行陣列的實現
5．7．2串行結構實現
5．8向量幅度精度的研究
5．8．1CORDIC向量幅度精度控制
5．8．2CORDIC向量幅度精度比較
5．9調用CORDIC塊的模型實現
5．10CORDIC算法的HLS實現
5．10．1CORDIC算法的C++描述
5．10．2HLS轉換設計
5．10．3優化設計
第6章離散傅裡葉變換原理及實現
6．1模擬周期信號的分析：傅裡葉級數
6．2模擬非周期信號的分析：傅裡葉變換
6．3離散序列的分析：離散傅裡葉變換
6．3．1離散傅裡葉變換推導
6．3．2頻率離散化推導
6．3．3DFT的窗效應
6．4短時傅裡葉變換
6．5離散傅裡葉變換的運算量
6．6離散傅裡葉算法的模型實現
6．6．1系統模型結構
6．6．2分析復數乘法
6．6．3分析復數加法
6．6．4運行設計
第7章快速傅裡葉變換原理及實現
7．1快速傅裡葉變換的發展
7．2Danielson-Lanczos引理
7．3按時間抽取的基-2 FFT算法
7．4按頻率抽取的基-2 FFT算法
ⅩⅧ7．5Cooley-Tuckey算法
7．6基-4和基-8的FFT算法
7．7FFT計算中的字長
7．8基於MATLAB的FFT的分析
7．9基於模型的FFT設計與實現
7．10基於IP核的FFT實現
7．10．1FFT IP庫
7．10．2啟動DSP Builder工具
7．10．3構建設計模型
7．10．4配置模型參數
7．10．5運行和分析仿真結果
7．11基於C和HLS的FFT建模與實現
7．11．1創建新的設計工程
7．11．2創建設計源文件
7．11．3設計編譯和處理
7．11．4設計的高級綜合
7．11．5添加循環展開用戶策略
7．11．6添加存儲器屬性用戶策略
第8章離散余弦變換原理及實現
8．1切比雪夫多項式
8．2DCT的起源和發展
8．3DCT和DFT的關係
8．4二維DCT變換原理
8．4．1二維DCT變換原理
8．4．2二維DCT實現方法
8．5二維DCT變換的HLS實現
8．5．1創建新的設計工程
8．5．2創建設計文件
8．5．3驗證C++模型
8．5．4設計綜合
8．5．5查看綜合結果
8．5．6運行RTL仿真
8．5．7添加循環合並命令
8．5．8添加存儲器屬性命令
8．5．9添加循環展開命令
第9章FIR和IIR濾波器原理及實現
9．1模擬到數字濾波器的轉換
9．1．1微分方程近似
9．1．2雙線性交換
9．2數字濾波器的分類和應用
ⅩⅨ9．3FIR數字濾波器的原理和結構
9．3．1FIR數字濾波器的特性
9．3．2FIR濾波器的設計規則
9．4IIR數字濾波器的原理和結構
9．4．1IIR數字濾波器的原理
9．4．2IIR數字濾波器的模型
9．4．3IIR數字濾波器的z域分析
9．4．4IIR數字濾波器的性能及穩定性
9．5DA FIR數字濾波器的設計
9．5．1DA FIR數字濾波器的設計原理
9．5．2啟動DSP Builder
9．5．3添加和配置信號源子系統
9．5．4添加和配置移位寄存器子系統
9．5．5添加和配置位選擇子系統
9．5．6添加和配置查找表子系統
9．5．7添加和配置加法器子系統
9．5．8添加和配置縮放比例加法器子系統
9．5．9添加和配置系統控制模塊
9．6串行MAC FIR數字濾波器的設計
9．6．1串行和並行MAC FIR數字濾波器的原理
9．6．2串行MAC FIR數字濾波器的結構
9．6．3串行MAC FIR數字濾波器設計要求
9．6．412×8乘和累加器子系統的設計
9．6．5數據控制邏輯子系統設計
9．6．6地址生成器子系統的設計
9．6．7完整串行MAC FIR數字濾波器模型的設計
9．7基於FIR IP核的濾波器設計
9．7．1SingleRateFIR IP原理
9．7．2建立新的設計模型
9．7．3構建基於SingleRateFIR塊的濾波器模型
9．8FIR數字濾波器的C++描述和HLS實現
9．8．1設計原理
9．8．2創建新的設計工程
9．8．3創建設計文件
9．8．4驗證C++模型
9．8．5設計綜合
9．8．6查看綜合結果
9．8．7設計優化：添加存儲器屬性命令
9．8．8設計優化：添加循環展開命令
9．9基於模型的IIR濾波器設計
9．9．1Elliptic型IIR濾波器原理
9．9．2獲取Elliptic型IIR濾波器的系數和特性
9．9．3建立新的設計模型
9．9．4構建Elliptic型IIR濾波器模型
ⅩⅩ第10章重定時信號流圖原理及實現
10．1信號流圖基本概念
10．1．1標準形式FIR信號流圖
10．1．2關鍵路徑和延遲
10．2割集重定時及規則
10．2．1割集重定時概念
10．2．2割集重定時規則1
10．3不同形式的FIR濾波器
10．3．1轉置形式的FIR濾波器
10．3．2脈動形式的FIR濾波器
10．3．3包含流水線乘法器的脈動FIR濾波器
10．3．4FIR濾波器SFG乘法器流水線
10．4FIR濾波器構建塊
10．4．1帶加法器樹的FIR濾波器
10．4．2加法器樹的流水線
10．4．3對稱FIR濾波器
10．5標準形式和脈動形式FIR濾波器的實現
10．5．1標準形式FIR濾波器模型的實現
10．5．2脈動形式FIR濾波器模型的實現（一）
10．5．3脈動形式FIR濾波器模型的實現（二）
第11章多速率信號處理原理及實現
11．1多速率信號處理的一些需求
11．1．1信號重構
11．1．2數字下變頻
11．1．3子帶處理
11．1．4提高分辨率
11．2多速率操作
11．2．1采樣率轉換
11．2．2多相技術
11．2．3高級重采樣技術
11．3多速率信號處理的典型應用
11．3．1分析和合成濾波器
11．3．2通信系統的應用
11．4多相FIR濾波器的原理和實現
11．4．1FIR濾波器的分解
11．4．2Noble Identity
11．4．3多相抽取和插值的實現
ⅩⅩⅠ11．5直接和多相插值器的設計
11．5．1直接插值器的設計
11．5．2多相插值器的設計
11．6直接和多相抽取器的設計
11．6．1直接抽取器的設計
11．6．2構建多相抽取器模型
11．7抽取和插值IP核原理和系統設計
11．7．1DecimatingFIR IP核原理和系統設計
11．7．2InterpolatingFIR IP核原理和系統設計
第12章多通道FIR濾波器原理及實現
12．1割集重定時規則2
12．2割集重定時規則2的應用
12．2．1通過共享SFG提高效率
12．2．2輸入和輸出多路復用
12．2．3三通道濾波器的例子
12．3多通道並行濾波器的實現
12．3．1多獨立通道並行濾波器設計
12．3．2多共享通道並行濾波器設計
12．4多通道串行濾波器的實現
第13章其他類型數字濾波器原理及實現
13．1滑動平均濾波器原理及結構
13．1．1滑動平均一般原理
13．1．28個權值滑動平均結構及特性
13．1．39個權重滑動平均結構及特性
13．1．4滑動平均濾波器的轉置結構
13．2微分器和積分器原理及特性
13．2．1微分器原理及特性
13．2．2積分器原理及特性
13．3積分梳狀濾波器原理及特性
13．4中頻調制信號產生和解調
13．4．1產生中頻調制信號
13．4．2解調中頻調制信號
13．4．3CIC提取基帶信號
13．4．4CIC濾波器的衰減及修正
13．5CIC濾波器實現方法
13．6CIC濾波器位寬確定
13．6．1CIC抽取濾波器位寬確定
13．6．2CIC插值濾波器位寬確定
13．7CIC濾波器的銳化
13．7．1SCIC濾波器的特性
13．7．2ISOP濾波器的特性
13．8CIC濾波器的遞歸和非遞歸結構
13．9基於模型的CIC濾波器實現
13．9．1單級定點CIC濾波器的設計
13．9．2滑動平均濾波器的設計
13．9．3多級定點CIC濾波器的設計
13．9．4定點和浮點CIC多級濾波器的設計
13．9．5CIC抽取濾波器的設計
13．9．6CIC插值濾波器的設計
13．10DecimatingCIC和InterpolatingCIC IP核原理及應用
13．10．1DecimatingCIC IP核原理及應用
13．10．2InterpolatingCIC IP核原理及應用
1．1信號定義
1．2信號增益與衰減
1．3信號失真及其測量
1．3．1放大器失真
1．3．2信號諧波失真
1．3．3諧波失真測量
1．4噪聲及其處理方法
1．4．1噪聲的定義和表示
1．4．2固有噪聲電平
1．4．3噪聲/失真鏈
1．4．4信噪比定義和表示
1．4．5信號的提取方法
1．5模擬信號及其處理方法
1．5．1模擬I/O信號的處理
1．5．2模擬通信信號的處理
1．6數字信號處理的關鍵問題
1．6．1數字信號處理系統的結構
1．6．2信號調理的方法
1．6．3模數轉換器(ADC)及量化效應
1．6．4數模轉換器(DAC)及信號重建
1．6．5SFDR的定義及測量
1．7通信信號軟件處理方法
1．7．1軟件無線電的定義
1．7．2中頻軟件無線電實現
1．7．3信道化處理
1．7．4基站軟件無線電接收機
1．7．5SR采樣技術
1．7．6直接數字下變頻
1．7．7帶通采樣失敗的解決
第2章數字信號處理實現方法
2．1數字信號處理技術概念
2．1．1數字信號處理技術的發展
2．1．2數字信號處理算法的分類
2．1．3數字信號處理實現的方法
2．2基於DSPs的數字信號處理實現原理
2．2．1DSPs的結構及流水線
2．2．2DSPs的運行代碼及性能
2．3基於FPGA的數字信號處理實現原理
2．3．1FPGA基本原理
2．3．2邏輯陣列塊和自適應邏輯塊
2．3．3塊存儲器
2．3．4時鐘網絡和相位鎖相環
2．3．5I/O塊
2．3．6DSP塊
2．4FPGA執行數字信號處理的一些關鍵問題
2．4．1關鍵路徑
2．4．2流水線
2．4．3延遲
2．4．4加法器
2．4．5乘法器
2．4．6並行/串行
2．4．7溢出的處理
2．5高性能信號處理的難點和技巧
2．5．1設計目標
2．5．2實現成本
2．5．3設計優化
第3章數值的表示和運算
3．1整數的表示方法
3．1．1二進制原碼格式
3．1．2二進制反碼格式
3．1．3二進制補碼格式
3．2整數加法運算的HDL描述
3．2．1無符號數加法運算的HDL描述
3．2．2有符號數加法運算的HDL描述
3．3整數減法運算的HDL描述
3．3．1無符號數減法運算的HDL描述
3．3．2有符號數減法運算的HDL描述
3．4整數乘法運算的HDL描述
3．4．1無符號數乘法運算的HDL描述
3．4．2有符號數乘法運算的HDL描述
3．5整數除法運算的HDL描述
3．5．1無符號數除法運算的HDL描述
3．5．2有符號數除法運算的HDL描述
3．6定點數的表示方法
3．6．1定點二進制數格式
3．6．2定點數的量化方法
3．6．3數據的標定
3．6．4歸一化處理
3．6．5小數部分截斷
3．6．6一種不同的方法：Trounding
3．6．7定點數運算的HDL描述庫
3．7定點數加法運算的HDL描述
3．7．1無符號定點數加法運算的HDL描述
3．7．2有符號定點數加法運算的HDL描述
3．8定點數減法運算的HDL描述
3．8．1無符號定點數減法運算的HDL描述
3．8．2有符號定點數減法運算的HDL描述
3．9定點數乘法運算的HDL描述
3．9．1無符號定點數乘法運算的HDL描述
3．9．2有符號定點數乘法運算的HDL描述
3．10定點數除法運算的HDL描述
3．10．1無符號定點數除法運算的HDL描述
3．10．2有符號定點數除法運算的HDL描述
3．11浮點數的表示方法
3．11．1浮點數的格式
3．11．2浮點數的短指數表示
3．12浮點數運算的HDL描述
3．12．1單精度浮點數加法運算的HDL描述
3．12．2單精度浮點數減法運算的HDL描述
3．12．3單精度浮點數乘法運算的HDL描述
3．12．4單精度浮點數除法運算的HDL描述
3．13浮點數運算IP核的應用
3．13．1浮點IP核的功能
3．13．2建立新的設計工程
3．13．3浮點IP核實例的生成
3．13．4例化IP核實例
3．13．5生成測試平臺文件
3．13．6設計的仿真
第4章Intel FPGA數字信號處理工具
4．1Intel FPGA模型設計基礎
4．1．1用於Intel FPGA設計結構的DSP Builder
4．1．2用於Intel FPGA庫的DSP Builder
4．1．3用於Intel FPGA器件所支持的DSP Builder
4．1．4DSP Builder設計流程
4．2信號處理模型的構建和仿真
4．2．1啟動DSP Builder工具
4．2．2獲取DSP Builder設計實例幫助
4．2．3DSP Builder菜單選項介紹
4．2．4DSP Builder中的一些基本概念
4．2．5構建數字信號處理模型
4．2．6創建設計子系統
4．2．7設置模型參數
4．2．8信號處理模型的Simulink仿真
4．2．9信號處理模型的ModelSim仿真
4．2．10查看設計中所使用的資源
4．2．11打開Quartus Prime設計工程
4．2．12C++軟件模型驗證設計
4．3信號處理模型的硬件驗證
4．3．1硬件驗證
4．3．2使用環路系統的硬件驗證
4．4包含處理器總線接口的模型設計
4．4．1在DSP Builder設計中分配基地址
4．4．2添加DSP Builder設計到Platform Designer系統
4．4．3使用處理器更新寄存器
4．5DSP Builder HDL導入設計
4．5．1實現原理
4．5．2打開DSP Builder工具
4．5．3建立新的設計模型
4．5．4執行協同仿真
4．6基於HLS構建和驗證算法模型
4．6．1構建C++模型和測試平臺
4．6．2設置高級綜合編譯器
4．6．3運行高級綜合編譯器
4．6．4查看高級設計報告
4．6．5查看元器件RTL仿真波形
第5章CORDIC算法原理及實現
5．1CORDIC算法原理
5．1．1圓坐標系旋轉
5．1．2線性坐標系旋轉
5．1．3雙曲線坐標系旋轉
5．1．4CORDIC算法通用表達式
5．2CORDIC循環和非循環結構硬件實現原理
5．2．1CORDIC循環結構原理和實現方法
5．2．2CORDIC非循環結構的實現原理
5．2．3實現CORDIC的非循環的流水線結構
5．3向量幅度的計算
5．4CORDIC算法的模型實現
5．4．1CORDIC算法收斂性原理
5．4．2CORDIC象限映射實現
5．4．3向量模式下的CORDIC迭代實現
5．4．4旋轉模式的CORDIC迭代實現
ⅩⅦ5．5CORDIC子系統的模型實現
5．5．1CORDIC單元的設計
5．5．2參數化CORDIC單元
5．5．3旋轉後標定的實現
5．5．4旋轉後的象限解映射
5．6圓坐標系算術功能的模型實現
5．6．1反正切的實現
5．6．2正弦和余弦的實現
5．6．3向量幅度的計算
5．7流水線技術的CORDIC模型實現
5．7．1帶有流水線並行陣列的實現
5．7．2串行結構實現
5．8向量幅度精度的研究
5．8．1CORDIC向量幅度精度控制
5．8．2CORDIC向量幅度精度比較
5．9調用CORDIC塊的模型實現
5．10CORDIC算法的HLS實現
5．10．1CORDIC算法的C++描述
5．10．2HLS轉換設計
5．10．3優化設計
第6章離散傅裡葉變換原理及實現
6．1模擬周期信號的分析：傅裡葉級數
6．2模擬非周期信號的分析：傅裡葉變換
6．3離散序列的分析：離散傅裡葉變換
6．3．1離散傅裡葉變換推導
6．3．2頻率離散化推導
6．3．3DFT的窗效應
6．4短時傅裡葉變換
6．5離散傅裡葉變換的運算量
6．6離散傅裡葉算法的模型實現
6．6．1系統模型結構
6．6．2分析復數乘法
6．6．3分析復數加法
6．6．4運行設計
第7章快速傅裡葉變換原理及實現
7．1快速傅裡葉變換的發展
7．2Danielson-Lanczos引理
7．3按時間抽取的基-2 FFT算法
7．4按頻率抽取的基-2 FFT算法
ⅩⅧ7．5Cooley-Tuckey算法
7．6基-4和基-8的FFT算法
7．7FFT計算中的字長
7．8基於MATLAB的FFT的分析
7．9基於模型的FFT設計與實現
7．10基於IP核的FFT實現
7．10．1FFT IP庫
7．10．2啟動DSP Builder工具
7．10．3構建設計模型
7．10．4配置模型參數
7．10．5運行和分析仿真結果
7．11基於C和HLS的FFT建模與實現
7．11．1創建新的設計工程
7．11．2創建設計源文件
7．11．3設計編譯和處理
7．11．4設計的高級綜合
7．11．5添加循環展開用戶策略
7．11．6添加存儲器屬性用戶策略
第8章離散余弦變換原理及實現
8．1切比雪夫多項式
8．2DCT的起源和發展
8．3DCT和DFT的關係
8．4二維DCT變換原理
8．4．1二維DCT變換原理
8．4．2二維DCT實現方法
8．5二維DCT變換的HLS實現
8．5．1創建新的設計工程
8．5．2創建設計文件
8．5．3驗證C++模型
8．5．4設計綜合
8．5．5查看綜合結果
8．5．6運行RTL仿真
8．5．7添加循環合並命令
8．5．8添加存儲器屬性命令
8．5．9添加循環展開命令
第9章FIR和IIR濾波器原理及實現
9．1模擬到數字濾波器的轉換
9．1．1微分方程近似
9．1．2雙線性交換
9．2數字濾波器的分類和應用
ⅩⅨ9．3FIR數字濾波器的原理和結構
9．3．1FIR數字濾波器的特性
9．3．2FIR濾波器的設計規則
9．4IIR數字濾波器的原理和結構
9．4．1IIR數字濾波器的原理
9．4．2IIR數字濾波器的模型
9．4．3IIR數字濾波器的z域分析
9．4．4IIR數字濾波器的性能及穩定性
9．5DA FIR數字濾波器的設計
9．5．1DA FIR數字濾波器的設計原理
9．5．2啟動DSP Builder
9．5．3添加和配置信號源子系統
9．5．4添加和配置移位寄存器子系統
9．5．5添加和配置位選擇子系統
9．5．6添加和配置查找表子系統
9．5．7添加和配置加法器子系統
9．5．8添加和配置縮放比例加法器子系統
9．5．9添加和配置系統控制模塊
9．6串行MAC FIR數字濾波器的設計
9．6．1串行和並行MAC FIR數字濾波器的原理
9．6．2串行MAC FIR數字濾波器的結構
9．6．3串行MAC FIR數字濾波器設計要求
9．6．412×8乘和累加器子系統的設計
9．6．5數據控制邏輯子系統設計
9．6．6地址生成器子系統的設計
9．6．7完整串行MAC FIR數字濾波器模型的設計
9．7基於FIR IP核的濾波器設計
9．7．1SingleRateFIR IP原理
9．7．2建立新的設計模型
9．7．3構建基於SingleRateFIR塊的濾波器模型
9．8FIR數字濾波器的C++描述和HLS實現
9．8．1設計原理
9．8．2創建新的設計工程
9．8．3創建設計文件
9．8．4驗證C++模型
9．8．5設計綜合
9．8．6查看綜合結果
9．8．7設計優化：添加存儲器屬性命令
9．8．8設計優化：添加循環展開命令
9．9基於模型的IIR濾波器設計
9．9．1Elliptic型IIR濾波器原理
9．9．2獲取Elliptic型IIR濾波器的系數和特性
9．9．3建立新的設計模型
9．9．4構建Elliptic型IIR濾波器模型
ⅩⅩ第10章重定時信號流圖原理及實現
10．1信號流圖基本概念
10．1．1標準形式FIR信號流圖
10．1．2關鍵路徑和延遲
10．2割集重定時及規則
10．2．1割集重定時概念
10．2．2割集重定時規則1
10．3不同形式的FIR濾波器
10．3．1轉置形式的FIR濾波器
10．3．2脈動形式的FIR濾波器
10．3．3包含流水線乘法器的脈動FIR濾波器
10．3．4FIR濾波器SFG乘法器流水線
10．4FIR濾波器構建塊
10．4．1帶加法器樹的FIR濾波器
10．4．2加法器樹的流水線
10．4．3對稱FIR濾波器
10．5標準形式和脈動形式FIR濾波器的實現
10．5．1標準形式FIR濾波器模型的實現
10．5．2脈動形式FIR濾波器模型的實現（一）
10．5．3脈動形式FIR濾波器模型的實現（二）
第11章多速率信號處理原理及實現
11．1多速率信號處理的一些需求
11．1．1信號重構
11．1．2數字下變頻
11．1．3子帶處理
11．1．4提高分辨率
11．2多速率操作
11．2．1采樣率轉換
11．2．2多相技術
11．2．3高級重采樣技術
11．3多速率信號處理的典型應用
11．3．1分析和合成濾波器
11．3．2通信系統的應用
11．4多相FIR濾波器的原理和實現
11．4．1FIR濾波器的分解
11．4．2Noble Identity
11．4．3多相抽取和插值的實現
ⅩⅩⅠ11．5直接和多相插值器的設計
11．5．1直接插值器的設計
11．5．2多相插值器的設計
11．6直接和多相抽取器的設計
11．6．1直接抽取器的設計
11．6．2構建多相抽取器模型
11．7抽取和插值IP核原理和系統設計
11．7．1DecimatingFIR IP核原理和系統設計
11．7．2InterpolatingFIR IP核原理和系統設計
第12章多通道FIR濾波器原理及實現
12．1割集重定時規則2
12．2割集重定時規則2的應用
12．2．1通過共享SFG提高效率
12．2．2輸入和輸出多路復用
12．2．3三通道濾波器的例子
12．3多通道並行濾波器的實現
12．3．1多獨立通道並行濾波器設計
12．3．2多共享通道並行濾波器設計
12．4多通道串行濾波器的實現
第13章其他類型數字濾波器原理及實現
13．1滑動平均濾波器原理及結構
13．1．1滑動平均一般原理
13．1．28個權值滑動平均結構及特性
13．1．39個權重滑動平均結構及特性
13．1．4滑動平均濾波器的轉置結構
13．2微分器和積分器原理及特性
13．2．1微分器原理及特性
13．2．2積分器原理及特性
13．3積分梳狀濾波器原理及特性
13．4中頻調制信號產生和解調
13．4．1產生中頻調制信號
13．4．2解調中頻調制信號
13．4．3CIC提取基帶信號
13．4．4CIC濾波器的衰減及修正
13．5CIC濾波器實現方法
13．6CIC濾波器位寬確定
13．6．1CIC抽取濾波器位寬確定
13．6．2CIC插值濾波器位寬確定
13．7CIC濾波器的銳化
13．7．1SCIC濾波器的特性
13．7．2ISOP濾波器的特性
13．8CIC濾波器的遞歸和非遞歸結構
13．9基於模型的CIC濾波器實現
13．9．1單級定點CIC濾波器的設計
13．9．2滑動平均濾波器的設計
13．9．3多級定點CIC濾波器的設計
13．9．4定點和浮點CIC多級濾波器的設計
13．9．5CIC抽取濾波器的設計
13．9．6CIC插值濾波器的設計
13．10DecimatingCIC和InterpolatingCIC IP核原理及應用
13．10．1DecimatingCIC IP核原理及應用
13．10．2InterpolatingCIC IP核原理及應用
今日66折
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。