數字集成電路設計（簡體書）

本書適宜做為電子工程類專業讀者的集成電路設計方面的教材，其建設目標是：期望讀者通過對本教材的學習，使讀者對數字系統集成電路設計所需基本知識有一個較全面的了解和掌握；同時，根據對應專業的特點，使讀者對集成電路可測試性設計有關知識和當今較先進的集成電路設計方法、及Verilog HDL在集成電路設計全過程的運用也有所了解。
為此，本教材內容將涵蓋設計方法學、生產工藝、EDA軟件工具、相關微電子學基礎知識、集成電路設計步驟、Verilog HDL硬件描述語言、集成電路測試方法、可測試性設計和SoC設計等集成電路設計方面的關鍵知識點

李嬌，博士，上海大學講師。主要研究方向：集成電路設計與可測性設計，機器視覺及應用等。承擔多項國家及省部級項目，發表多篇學術論文，獲得授權專利5項。

本書是一本適用於電子信息工程、集成電路設計類專業的集成電路設計方面入門級教材，內容涵蓋集成電路設計相關的基礎知識，包括設計方法學、生產工藝、EDA相關微電子學基礎知識、基本軟件工具的使用、設計步驟、Verilog HDL硬件描述語言、測試方法、可測試性設計和SOC設計等。

自從1958年諾貝爾獎獲得者Jack Kilby發明世界上第一塊集成電路以來，數字集成電路技術的發展遵循著摩爾定律，以集成度每18~24個月翻一番的驚人速度向更高集成度、更高性能、更高可靠性及更低功耗方向發展。特別是近十年來，我國有關部門推出一系列集成電路發展政策，集成電路相關產業技術快速發展，產品體系不斷豐富和完善。

我國集成電路研制生產起源於20世紀60年代，但是由於多種原因，相關產業一度處於停滯不前狀態。從20世紀90年代開始，隨著國家經濟持續高速發展，綜合國力迅速提升，華晶、貝嶺、首鋼NEC、上海華虹NEC、中芯國際和臺積電等眾多集成電路製造企業相繼成立，我國集成電路製造能力達到了國際先進水平。但是我們還面臨著一個更嚴峻的情況，即國內的集成電路創新性設計能力跟不上，大量企業一直處於為國外集成電路代加工的狀態，基本上等於我國花費大量財力物力建造起來的工廠卻為外國人所利用。

因此，加快培養我國集成電路設計人才已經成為電子技術與電子工程等學科的重要任務。國家出臺有關政策扶持高校開展微電子學院建設，同時也批準設置了“集成電路科學與工程”一級學科，這些均為集成電路設計相關人才的培養和發展提供了很好的平臺。但目前集成電路人才培養體系還不足以支撐產業的發展，急需高校與產業同頻共振，使得更多學子加入集成電路的設計隊伍中。

本書是在編著者原著《數字系統集成電路設計導論》一書的基礎上改編而成的。本書內容涵蓋設計方法學、集成電路生產工藝、相關微電子學基礎知識、EDA軟件工具、集成電路設計步驟、Verilog HDL硬件描述語言、集成電路測試方法、可測試性設計和SoC設計等集成電路設計方面的關鍵知識點。

本書共7章。第1章概述集成電路的發展及相關基本知識； 第2章簡單介紹集成電路製造工藝及相應的版圖與電路知識； 第3章詳細介紹集成電路仿真與驗證知識，並引入驗證平臺層面的基本內容； 第4章介紹集成電路綜合技術，詳細闡述數字集成電路設計中的綜合流程； 第5章對集成電路測試與可測試性設計方面的內容進行介紹，並拓展了SoC測試結構和測試策略等內容； 第6章主要介紹Verilog HDL數字系統設計，並通過多個實例進行剖析； 第7章著重介紹系統集成電路設計相關知識，對SoC設計思想、設計方法及流程等進行較為全面的介紹。

本書編著者建議講課學時數分配如下： 第1章4課時，第2章8課時，第3章8課時，第4章10課時，第5章10課時，第6章12課時，第7章8課時，總計60課時。本書此次修訂主要參與人員有李嬌、任春明、張金藝、孫學成，感謝原書其他幾位編著者姜玉稀、朱夢堯、周多等教師的大力支持和幫助！

編著者2023年8月

第1章集成電路設計進展

1.1引言

1.1.1集成電路的發展簡史

1.1.2集成電路製造工藝的發展

1.1.3集成電路產業結構經歷的變革

1.1.4集成電路與電子信息技術

1.2集成電路設計需具備的關鍵條件及分類方式

1.2.1集成電路設計需具備的4個關鍵條件

1.2.2集成電路的分類方式

1.3集成電路設計方法與EDA工具發展趨勢

1.3.1集成電路設計方法的演變

1.3.2常用的集成電路設計方法

1.3.3集成電路EDA工具的發展趨勢

習題

參考文獻

第2章集成電路製造工藝

2.1集成電路製造工藝與製造流程介紹

2.1.1集成電路製造工藝介紹

2.1.2CMOS工藝簡介

2.1.3以硅工藝為基礎的集成電路生產製造流程

2.2CMOS電路版圖

2.2.1CMOS邏輯電路

2.2.2CMOS版圖設計（基於CMOS反相器）

2.3系統中各種延遲特性分析

2.3.1延遲特性簡介

2.3.2CMOS反相器的門延遲

2.3.3其他延遲

2.4集成電路製造工藝的新技術與新發展

參考文獻

第3章數字集成電路設計描述與仿真

3.1數字集成電路的設計描述

3.1.1數字集成電路的層次化設計及描述域

3.1.2集成電路設計的描述方式

3.2集成電路邏輯仿真與時序分析

3.2.1集成電路設計驗證

3.2.2集成電路設計驗證中的邏輯仿真

3.2.3集成電路設計中的時序分析

3.2.4邏輯仿真與時序分析不足

3.3仿真建模與仿真流程

3.3.1數字系統仿真模型的建立

3.3.2數字系統仿真流程

3.4常用集成電路邏輯仿真工具介紹

3.4.1ModelSim工具

3.4.2VCS工具

3.4.3Quartus Ⅱ工具

3.4.4Cadence公司邏輯仿真工具

3.4.5Prime Time工具

3.5系統驗證

3.5.1驗證方法學和驗證語言

3.5.2UVM簡介

3.5.3基於System Verilog的UVM類庫

3.5.4UVM舉例

習題

參考文獻

第4章數字集成電路設計綜合

4.1設計綜合概述

4.1.1設計綜合發展及分類

4.1.2集成電路高層次綜合簡述

4.1.3集成電路版圖綜合簡述

4.2集成電路邏輯綜合

4.2.1概述

4.2.2HDL編碼風格與邏輯綜合

4.2.3設計約束的施加

4.2.4設計約束的估算

4.2.5高級時鐘約束

4.3DC工具使用流程

4.3.1DC圖形模式使用

4.3.2DC命令模式使用

習題

參考文獻

第5章集成電路測試與可測試性設計

5.1集成電路測試技術概述

5.1.1集成電路測試原理

5.1.2集成電路測試的分類

5.1.3自動測試設備介紹

5.2數字集成電路中的故障模型

5.2.1缺陷、失效和故障的概念與區別

5.2.2常用的幾種故障模型

5.2.3故障的壓縮和故障冗余

5.3邏輯模擬和故障模擬

5.3.1邏輯模擬算法

5.3.2故障模擬算法

5.4組合電路測試生成

5.4.1代數法

5.4.2路徑敏化法

5.4.3D算法

5.4.4組合電路測試生成算法總結

5.5可測試性設計

5.5.1專用可測試性設計技術

5.5.2掃描路徑法

5.5.3邊界掃描法

5.5.4內建自測試法

5.6SoC測試技術

5.6.1基於核的SoC測試的基本問題

5.6.2SoC測試結構

5.6.3IEEE P1500標準

5.6.4SoC的測試策略

5.7納米技術時代測試技術展望

習題

參考文獻

第6章Verilog HDL數字系統設計

6.1Verilog HDL入門知識

6.1.1Verilog HDL概述

6.1.2Verilog HDL設計方法

6.1.3Verilog HDL中的模塊

6.1.4Verilog HDL中對所用詞的約定法則

6.1.5數、數據類型與變量

6.1.6運算表達式中的運算符與操作數

6.2Verilog HDL行為描述與建模

6.2.1行為建模的基本程序架構

6.2.2塊結構

6.2.3塊結構中的常用程序語句

6.2.4賦值語句

6.2.5塊結構中的時間控制

6.2.6行為描述與建模中的任務和函數

6.3Verilog HDL結構描述與建模

6.3.1結構建模的基本程序架構

6.3.2層次化設計中的結構描述與建模

6.3.3基於Verilog HDL內置基本邏輯門的結構描述與建模

6.4Verilog HDL仿真模塊與模塊仿真

6.4.1Verilog HDL仿真模塊構建

6.4.2Verilog HDL系統任務和系統函數

習題

參考文獻

第7章系統集成電路SoC設計

7.1系統集成電路SoC設計簡介

7.1.1集成電路設計方法的演變

7.1.2SoC概述

7.1.3SoC設計面臨的新挑戰

7.1.4SoC設計對IP的挑戰

7.1.5SoC設計的標準化

7.2SoC的關鍵技術

7.2.1IP核復用設計

7.2.2軟/硬件協同設計

7.2.3互連效應

7.2.4物理綜合

7.2.5低功耗設計

7.3SoC設計思想與設計流程

7.3.1SoC設計思想

7.3.2SoC設計流程

7.3.3基於復用平臺的SoC設計

7.4IP核技術與IP核設計標準化

7.4.1IP核技術的進展

7.4.2IP核設計流程

7.4.3IP核的設計驗證

7.4.4IP核的復用技術

7.5片上總線

7.5.1源於傳統微機總線的片上總線

7.5.2片上總線的接口標準

7.5.3片上總線的層次化結構

7.5.4AMBA總線

7.5.5Avalon總線

7.5.6OCP總線

7.5.7主從式Wishbone總線

7.5.8CoreConnect總線

習題

參考文獻

附錄A第6章習題技術要求與仿真要求參考

附錄B英語縮略語