商品簡介
《Verilog數字系統設計教程（第4版）》從算法和計算的基本概念出發，講述如何用硬線邏輯電路實現複雜數字邏輯系統的方法。全書共四部分。一部分Verilog數字設計基礎與第二部分Verilog數字系統設計和驗證共18章；第三部分共12個上機練習實驗範例；第四部分是Verilog硬件描述語言參考手冊，可供讀者學習、查詢之用。《Verilog數字系統設計教程（第4版）》第3版後，在語法篇中增加了IEEEVerilog1364-2001標準簡介，以反映Verilog語法的新變化。
《Verilog數字系統設計教程（第4版）》的講授方式以每2學時講授一章為宜，每次課後需要花10h來複習思考。完成10章學習後，就可以開始做上機練習，從簡單到復雜，由典型到一般，循序漸進地學習VerilogHDL基礎知識。按照書上的步驟，可以使大學電子類及計算機工程類本科及研究生，以及相關領域的設計工程人員在半年內掌握VerilogHDL設計技術。
《Verilog數字系統設計教程（第4版）》可作為電子工程類、自動控制類、計算機類的大學本科高年級及研究生教學用書，亦可供其他工程人員自學與參考。
序
Verilog數字系統設計教程(第3版)
數字信號處理( DSP)系統的研究人員一直在努力尋找各種經優化的算法來解決相關的信號處理問題。當他們產生了比較理想的算法思路後,就在計算機上用C語言或其他語言程序來驗證該算法,並不斷修改以期完善,然後與別的算法做性能比較。在現代通信和計算機系統中,對於DSP算法評價最重要的指標是看它能否滿足工程上的需要。而許多工程上的需要都有實時響應的要求,也就是所設計的數字信號處理( DSP)系統必須在限定的時間內,如在幾個毫秒( ms)甚至幾個微秒( μs)內,對所輸入的大量數據完成相當複雜的運算,並輸出處理結果。這時如果僅僅使用通用的微處理器,即使是專用於信號處理的微處理器,往往也無法滿足實時響應的要求。因此,不得不設計專用的高速硬線邏輯來完成這樣的運算。設計這樣有苛刻實時要求的、複雜的高速硬線運算邏輯是一件很有挑戰性的工作,即使有了好的算法而沒有好的設計工具和方法也很難完成。
半個世紀來,我國在復雜數字電路設計技術領域與國外的差距越來越大。作為一名在大學講授專用數字電路與系統設計課程的老師深深感到責任的重大。筆者認為,我國在這一技術領域的落後與大學的課程設置和教學條件有關。因為我們沒有及時把國外最先進的設計方法和技術介紹給學生,也沒有給他們創造實踐的機會。
1995年我受學校和系領導的委託,籌建世行貸款的電路設計自動化( EDA)實驗室。通過20多年來的摸索、實踐,逐步掌握了利用Ve ril ogHDL設計複雜數字電路的仿真和綜合技術。在此期間我們為航天部等有關單位設計了衛星信道加密用的複雜數字電路,提供給他們經前後彷真驗證的Ve ril ogHDL源代碼,得到了很高的評價。在其後的幾年中又為該單位設計了衛星下行信道RS( 255, 223)編碼/解碼電路和衛星上行信道BCH( 64, 56)編碼/解碼電路,這幾個項目已先後通過有關單位的驗收。1999年到2000年期間,我們又成功地設計了用於小波(Wave let)圖像壓縮/解壓縮的小波卷積器和改進的零修剪樹算法( SPIHT算法)的RTL級Ve ril ogHDL模型。不但成功地對該模型進行了仿真和綜合,而且製成的可重新配置硬線邏輯(採用ALTERAFLEX10K系列CPLD/10/30/50各一片)的PCI線路板,能完成約2000 條C語句程序才能完成的圖像/解壓縮算法。運算結果與軟件完成的效果完全一致,而且速度比用微型計算機快得多。2003年由作者協助指導的JPEG2000算法硬線邏輯設計,在清華同行的努力下完成了FPGA驗證後並成功地投片,該芯片目前已應用於實時監控系統,可見這種新設計方法的潛力。近年來作者帶領的研究生分別為日本某公司、香港科技大學電子系、 革新科技公司和神州龍芯集成電路設計公司完成多項設計,其中包括SATA接口、 AMBA總線接口、 LED控制器和USB控制器等在內的多項IP設計,取得了良好的社會效益和聲譽。2006年秋起,正式受聘於神州龍芯等集成電路設計公司擔任技術顧問,目前在至芯科技公司擔任FPGA設計培訓顧問。
本書是在1998年北京航空航天大學出版社出版的《複雜數字電路與系統的Ve ril ogHDL 設計技術》、 2003年《 Ve ril og數字系統設計教程》和2008年《 Ve ril og數字系統設計教程(第2 版)》基礎上修訂的,是一本既有理論又有實踐的設計大全。由於教學、科研、技術資料翻譯和實驗室的各項工作很忙,只能利用零碎時間,一點一滴地把積累的教學經驗和新收集到的材料補充輸入到計算機中,抽空加以整理。我們使用Ve ril og設計複雜數字邏輯電路雖然已經有20餘年的時間,但仍在不斷地學習提高之中,書中難免存在疏忽、錯誤之處,敬請細心的讀者不吝指教。筆者之所以在原版基礎上把這本書再版,是想把原教材中一些不足的地方作一些必要的補充和修改,在大學生和研究生中加快Ve ril og設計技術的推廣,盡快培養一批掌握先進設計技術的跨世紀的人才。期望本書能在這一過程中起到拋磚引玉的作用。
回想起來,這本書實質上是我們實驗室全體老師和同學們多年的勞動成果,其中在EDA 實驗室工作過的歷屆研究生張琰、山崗、王靜璇、田玉文、馮文楠、楊柳、傅紅軍、龔劍、王書龍、 胡瑛、楊雷、邢偉、管麗、劉曦、王進磊、王煜華、蘇宇、張雲帆、楊鑫、徐偉俊、邢小地、霍強、宋成偉、邢志成、李鵬、李琪、陳岩、趙宗民等都幫我做了許多工作,如部分素材的翻譯、整理、錄入和一些Ve ril ogHDL模塊的設計修改和驗證。而我做的工作只是收集全書的素材、翻譯、理解素材中一些較難的概念,結合教學經驗編寫一些章節和範例,以及全書文稿的最後組織、整理和補充,使其達到出版的要求。趁此機會讓我衷心地感謝在編寫本書過程中所有給過我幫助和鼓勵的老師和同學們。本書是在第2版第20次印刷之後,受北航出版社之託進行的,雖然被稱為第3版,然而本人在至芯科技的FPGA培訓工作繁忙,沒有時間對本書做大幅度的修改, 望各位讀者諒解。
教學中使用的多媒體課件已交付給出版社,有需要者可發送電子郵件至good t ex t book@ 126. com向北航出版社索取,可以免費提供給有關教師指導教學和備課演示之用。
筆者的電子郵箱有問題可與作者商討,謝謝!
夏宇聞
2017年7月
目次
緒論
第一部分Verilog數字設計基礎
第1章Verilog的基本知識
1.1硬件描述語言HDL
1.2 Verilog HDL的歷史
1.2.1什麼是Verilog HDL
1.2.2 Verilog HDL的產生及發展
1.3 Verilog HDL和VHDL的比較
1.4 Verilog的應用情況和適用的設計
1.5採用Verilog HDL設計複雜數字電路的優點
1.5.1傳統設計方法——電路原理圖輸入法
1.5.2 Verilog HDL設計法與傳統的電路原理圖輸入法的比較
1.5.3 Verilog的標準化與軟核的重用
1.5.4軟核、固核和硬核的概念及其重用
1.6採用硬件描述語言(Verilog HDL)的設計流程簡介
1.6.1自頂向下(Top_Down)設計的基本概念
1.6.2層次管理的基本概念
1.6.3具體模塊的設計編譯和仿真的過程
1.6.4具體工藝器件的優化、映像和佈局佈線
小結
思考題
第2章Verilog語法的基本概念
概述
2.1 Verilog模塊的基本概念
2.2 Verilog用於模塊的測試
小結
思考題
第3章模塊的結構、數據類型、變量和基本運算符號
概述
3.1模塊的結構
3.1.1模塊的端口定義
3.1.2模塊內容
3.1.3理解要點
3.1.4要點總結
3.2數據類型及其常量和變量
3.2.1常量
3.2.2變量
3.3運算符及表達式
3.3 .1基本的算術運算符
3.3.2位運算符
小結
思考題
第4章運算符、賦值語句和結構說明語句
概述
4.1邏輯運算符
4.2關係運算符
4.3等式運算符
4.4移位運算符
4.5位拼接運算符
4.6縮減運算符
4.7優先級別
4.8關鍵詞
4.9賦值語句和塊語句
4.9.1賦值語句
4.9.2塊語句
小結
思考題
第5章條件語句、循環語句、塊語句與生成語句
概述
5.1條件語句( if else語句)
5.2 case語句
5.3條件語句的語法
5.4多路分支語句
……
第二部分Verilog數字系統設計和驗證
第三部分Verilog數字設計示範與實驗練習
第四部分Verilog簡明語法
參考文獻
出版者的話
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。