相關商品
商品簡介
目次
商品簡介
本書簡介
•本書主要透過許多淺顯易懂的範例，加強邏輯設計的基本觀念
•本書不需要先修課程，可經由提供的範例，自主學習邏輯設計的概念。
•本書最後一章，特別彙編出精簡版的 Verilog 數位電路描述語言，藉由經典的範例，提供讀者使用 Verilog 語言特微描述以實現硬體之可能，作為讀者未來能夠設計廣大種類電路的基礎。
•本書主要透過許多淺顯易懂的範例，加強邏輯設計的基本觀念
•本書不需要先修課程，可經由提供的範例，自主學習邏輯設計的概念。
•本書最後一章，特別彙編出精簡版的 Verilog 數位電路描述語言，藉由經典的範例，提供讀者使用 Verilog 語言特微描述以實現硬體之可能，作為讀者未來能夠設計廣大種類電路的基礎。
目次
chapter 1 時序系統設計
chapter 2 組合邏輯系統
chapter 3 卡諾圖
chapter 4 函數最小化演
chapter 6 循序系統的分析
chapter 7 時序系統設計
chapter 8 解決較大型的循序問題
chapter 9 Verilog 簡介
附錄A Relating the Algebra to the Karnaugh Map
附錄B 習題解答
附錄C 各章測驗題解答
附錄D LABORATORY EXPERIMENTS
索 引
chapter 2 組合邏輯系統
chapter 3 卡諾圖
chapter 4 函數最小化演
chapter 6 循序系統的分析
chapter 7 時序系統設計
chapter 8 解決較大型的循序問題
chapter 9 Verilog 簡介
附錄A Relating the Algebra to the Karnaugh Map
附錄B 習題解答
附錄C 各章測驗題解答
附錄D LABORATORY EXPERIMENTS
索 引
您曾經瀏覽過的商品
購物須知
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。