滿額折
Verilog程序設計與EDA(第2版)（簡體書）
商品資訊
系列名：高等學校電子信息類十三五規劃教材
ISBN13：9787560649245
出版社：西安電子科技大學出版社
作者：劉靳
出版日：2018/12/01
裝訂／頁數：平裝／240頁
商品簡介
相關商品
商品簡介
本書除緒論外共分9章，主要內容包括：Verilog HDL的基本結構與描述方式、Verilo HDL的基本要素、Verilog HDL的基本語句、組合電路設計、時序電路設計、仿真測試程序設計、組合電路設計實例、時序電路設計實例、EDA開發軟件等。書中選用了相當數量的例題、實例，便於讀者聯繫實際，舉一反三，學習運用。
本書可作為高等學校通信、電子工程、自動控制、工業自動化、檢測技術及電子技術應用等相關電類專業本科和專科生Verilog HDL、EDA課程的教材和教學參考書，也可作為相關工程技術人員的學習參考書。
本書可作為高等學校通信、電子工程、自動控制、工業自動化、檢測技術及電子技術應用等相關電類專業本科和專科生Verilog HDL、EDA課程的教材和教學參考書，也可作為相關工程技術人員的學習參考書。
今日66折
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。