定價
:NT$ 400 元優惠價
:95 折 380 元
無庫存,下單後進貨(採購期約4~10個工作天)
下單可得紅利積點:11 點
商品簡介
目次
相關商品
商品簡介
本書為作者累積多年的教學經驗, 以淺顯的題材配合各章節簡易的例題, 以提高讀者學習的效果。內容區分為12章, 前六章可做為「數位邏輯」教材, 後六章包含序向邏輯電路之設計、記憶體及可規劃邏輯元件等題材, 並論及簡易的微處理機系統, 可為日後的「微處理機」課程奠定基礎。適合做為工業專科學校「數位系統設計」課程授課用書。
目次
第一章 數字系統與數位碼
1.1 二進制系統及其優點
1.2 十進數與二進數的轉換
1.3 二進數的四則運算
1.4 9補數與10補數及其加減運算
1.5 1補數和2補數及其加減運算
1.6 帶符號的二進數
1.7 八進數、十六進數及其加減運算
1.8 BCD碼及其加減運算
1.9 ASCII碼、EBCDIC碼及「格雷碼」
第二章 基本邏輯概念
2.1 類比量與數位量
2.2 數位邏輯之準位
2.3 數位邏輯元件及其功能
第三章 基本邏輯組
3.1 邏輯組的種類
3.2 TTL邏輯組
3.3 ECL邏輯組
3.4 MOS邏輯組
3.5 CMOS邏輯組
3.6 I2L邏輯組
第四章 邏輯閘及布林函數
4.1 邏輯意義
4.2 各種邏輯閘之介紹
4.3 布林代數的定理及性質
4.4 布林函數之化簡
4.5 積項之和與和項之積的化簡
4.6 卡諾圖之化簡
4.7 不理睬條件(Don't Care Condition)
4.8 列表法之化簡
4.9 布林函數與邏輯電路之互求
第五章 組合邏輯電路及其用途
5.1 半加器及全加器
5.2 連波進位加法器
5.3 前瞻進位加法器
5.4 半減器及全減器
5.5 二進制的加/減法器
5.6 BCD加法器
5.7 比較器(Comparator)
5.8 多工器(Multiplexer, MUL)
5.9 解多工器(Demultiplexer, DeMUL)
5.10 編碼器(Encoder)
5.11 解碼器(Decoder)
5.12 同位位元產生器和檢查器
第六章 正反器與單擊器
6.1 閂鎖電路與RS正反器(RS Flip-Flop)
6.2 D型正反器(D-type Flip-Flop)
6.3 J-k正反器(J-K Flip-Flop)
6.4 T型正反器(T-type Flip-Flop)
6.5 正反器的基本應用
6.6 單擊器(One-Shot)
6.7 555定時器(Timer 555)
第七章 序向邏輯電路之設計
7.1 正反器之特性方程式
7.2 正反器之激發表
7.3 序向邏輯電路之設計
7.4 具「不理睬條件」的序向邏輯電路(除3計數器)
第八章 計數器
8.1 非同步計數器
8.2 任何模數(MOD)漣波計數器
8.3 同步計數器
8.4 IC計數器
8.5 計數器的應用
9.1 移位暫存器的種類及其功能
9.2 IC移位暫存器
9.3 環狀計數器與詹森(Johnson)計數器
9.4 移位暫存器的應用
第十章 記憶體及可規劃邏輯元件
10.1 記憶體的基本概念
10.2 MASK ROM─罩網式僅讀記憶體
10.3 PROM─可規劃式ROM
10.4 EPROM─可抹除及規劃的ROM
10.5 EEPROM─可電氣抹除及規劃的ROM
10.6 SRAM─靜態隨機存取記憶體
10.7 DRAM─動態隨機存取記憶體
10.8 PLA─可規劃邏輯陣列
10.9 PAL─可規劃陣列邏輯
10.10 EEPLD─電壓清除規劃邏輯元件
第十一章 系統介面
11.1 TTL與CMOS之介面
11.2 TTL與ECL之介面
11.3 CMOS與ECL之介面
11.4 數量的轉換
11.5 D/A換電路
11.6 A/D轉換電路
第十二章 處理機單元的設計
12.1 處理機的內部結構
12.2 暫存器與ALU結構
12.3 算術邏輯單元
12.4 移位器單元
1.1 二進制系統及其優點
1.2 十進數與二進數的轉換
1.3 二進數的四則運算
1.4 9補數與10補數及其加減運算
1.5 1補數和2補數及其加減運算
1.6 帶符號的二進數
1.7 八進數、十六進數及其加減運算
1.8 BCD碼及其加減運算
1.9 ASCII碼、EBCDIC碼及「格雷碼」
第二章 基本邏輯概念
2.1 類比量與數位量
2.2 數位邏輯之準位
2.3 數位邏輯元件及其功能
第三章 基本邏輯組
3.1 邏輯組的種類
3.2 TTL邏輯組
3.3 ECL邏輯組
3.4 MOS邏輯組
3.5 CMOS邏輯組
3.6 I2L邏輯組
第四章 邏輯閘及布林函數
4.1 邏輯意義
4.2 各種邏輯閘之介紹
4.3 布林代數的定理及性質
4.4 布林函數之化簡
4.5 積項之和與和項之積的化簡
4.6 卡諾圖之化簡
4.7 不理睬條件(Don't Care Condition)
4.8 列表法之化簡
4.9 布林函數與邏輯電路之互求
第五章 組合邏輯電路及其用途
5.1 半加器及全加器
5.2 連波進位加法器
5.3 前瞻進位加法器
5.4 半減器及全減器
5.5 二進制的加/減法器
5.6 BCD加法器
5.7 比較器(Comparator)
5.8 多工器(Multiplexer, MUL)
5.9 解多工器(Demultiplexer, DeMUL)
5.10 編碼器(Encoder)
5.11 解碼器(Decoder)
5.12 同位位元產生器和檢查器
第六章 正反器與單擊器
6.1 閂鎖電路與RS正反器(RS Flip-Flop)
6.2 D型正反器(D-type Flip-Flop)
6.3 J-k正反器(J-K Flip-Flop)
6.4 T型正反器(T-type Flip-Flop)
6.5 正反器的基本應用
6.6 單擊器(One-Shot)
6.7 555定時器(Timer 555)
第七章 序向邏輯電路之設計
7.1 正反器之特性方程式
7.2 正反器之激發表
7.3 序向邏輯電路之設計
7.4 具「不理睬條件」的序向邏輯電路(除3計數器)
第八章 計數器
8.1 非同步計數器
8.2 任何模數(MOD)漣波計數器
8.3 同步計數器
8.4 IC計數器
8.5 計數器的應用
9.1 移位暫存器的種類及其功能
9.2 IC移位暫存器
9.3 環狀計數器與詹森(Johnson)計數器
9.4 移位暫存器的應用
第十章 記憶體及可規劃邏輯元件
10.1 記憶體的基本概念
10.2 MASK ROM─罩網式僅讀記憶體
10.3 PROM─可規劃式ROM
10.4 EPROM─可抹除及規劃的ROM
10.5 EEPROM─可電氣抹除及規劃的ROM
10.6 SRAM─靜態隨機存取記憶體
10.7 DRAM─動態隨機存取記憶體
10.8 PLA─可規劃邏輯陣列
10.9 PAL─可規劃陣列邏輯
10.10 EEPLD─電壓清除規劃邏輯元件
第十一章 系統介面
11.1 TTL與CMOS之介面
11.2 TTL與ECL之介面
11.3 CMOS與ECL之介面
11.4 數量的轉換
11.5 D/A換電路
11.6 A/D轉換電路
第十二章 處理機單元的設計
12.1 處理機的內部結構
12.2 暫存器與ALU結構
12.3 算術邏輯單元
12.4 移位器單元
主題書展
更多
主題書展
更多書展今日66折
您曾經瀏覽過的商品
購物須知
為了保護您的權益,「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨,請在商品鑑賞期內寄回,且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。