滿額折
商品簡介
目次
相關商品
商品簡介
本書內容分為兩部分：第一部分（第1章-第7章）主要介紹基于可編程邏輯器件設計應用系統所需要的基礎知識。其中包括：可編程邏輯器件的工作原理和類型，ALTERA公司生產的復雜可編程邏輯器件和現場可編程門陣列器件；電子設計自動化的概念，使用LTERA公司提供的可編程邏輯器件的集成開發軟件QuartusⅡ進行電路設計和調試的整個過程；利用硬件描述語言VHDI。編寫設計代碼的基本結構；VHDL的并行語句；VHDL的順序語句；向可編程邏輯器件下載設計文件的模式、相關電路和操作步驟；有限狀態機技術等。 第二部分（第8章～第10章）主要介紹一些比較深入的知識以及如何利用前面～學習的基本知識實現應用系統的設計。其中包括：Quartus Ⅱ可編程邏輯器件的集成開發軟件中的原理圖輸入方式，開發軟件提供的各種元件在電路設計中的使用，層次化設計的概念，利用這個概念可以把多個設計者完成的子系統組合成一個完整的系統；VHDL代碼中實現層次化設計的方法，元件、函數及過程等，這些能使代碼重復使用的方法，以提高設計效率并使得代碼結構更加清晰；以及通過一個應用系統（信號產生器）的設計過程，介紹如何把前面的基礎知識應用于具體的工作之中。 本書可作為希望提高工程設計能力的學生以及準備參加全國大學生電子設計競賽的學生的訓練指導書，也可作為高校相關專業的教材和工程技術人員的參考書。
目次
第1章 可編程邏輯器件
1.1 數字集成電路的分類
1.2 標準邏輯器件
1.3 可編程邏輯器件
1.4 ALTERA公司的可編程邏輯器件
小結
習題
第2章 QuartusⅡ開發軟件
2.1 QuartusⅡ簡介
2.2 QuartusⅡ集成開發軟件的安裝
2.3 創建工程（Project）
2.4 設計的輸入
2.5 設計的編譯
2.6 設計的功能仿真
小結
習題
第3章 VHDL程序的結構
3.1 VHDL的產生及發展
3.2 VHDL程序的最簡單結構
3.3 實體
3.4 結構體
3.5 VHDL程序的結構
小結
習題
第4章 并行語句
4.1 數據類型
4.2 VHDL的運算符
4.3 基于邏輯門的組合邏輯電路設計
4.4 并行語句
4.5 三態緩沖器
4.6 編碼器
4.7 譯碼器
4.8 數據選擇器與數據分配器
小結
習題
第5章 順序語句
第6章 可編程邏輯器件的編程/配置
第7章 狀態機
第8章 深入使用QuartusⅡ開發軟件
第9章 VHDL的深入使用
第10章 信號產生器的設計
參考文獻
1.1 數字集成電路的分類
1.2 標準邏輯器件
1.3 可編程邏輯器件
1.4 ALTERA公司的可編程邏輯器件
小結
習題
第2章 QuartusⅡ開發軟件
2.1 QuartusⅡ簡介
2.2 QuartusⅡ集成開發軟件的安裝
2.3 創建工程（Project）
2.4 設計的輸入
2.5 設計的編譯
2.6 設計的功能仿真
小結
習題
第3章 VHDL程序的結構
3.1 VHDL的產生及發展
3.2 VHDL程序的最簡單結構
3.3 實體
3.4 結構體
3.5 VHDL程序的結構
小結
習題
第4章 并行語句
4.1 數據類型
4.2 VHDL的運算符
4.3 基于邏輯門的組合邏輯電路設計
4.4 并行語句
4.5 三態緩沖器
4.6 編碼器
4.7 譯碼器
4.8 數據選擇器與數據分配器
小結
習題
第5章 順序語句
第6章 可編程邏輯器件的編程/配置
第7章 狀態機
第8章 深入使用QuartusⅡ開發軟件
第9章 VHDL的深入使用
第10章 信號產生器的設計
參考文獻
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。