數字設計基礎(雙語教學版)（簡體書）

本書是專為我國高校雙語教學設計的一本教材，是在Barry Wilkinson所著的《數字設計基礎》一書的基礎上，結合目前數字設計技術的發展和雙語教學的需要，增加了Steven Quigley提供的VHDL 硬件描述語言及其典型設計實例，補充了江捷對重點、難點內容的漢語注釋。
本書共分12章，主要討論了邏輯代數基礎、邏輯門、組合邏輯電路、觸發器與計數器、時序邏輯電路、可編程邏輯器件、邏輯電路測試、VHDL．硬件描述語言基礎和VHDL 程序設計等內容。本書簡明扼要，示例豐富，各章后附有適量習題、推薦閱讀文獻和習題解答，配合漢語注釋，易于閱讀。
本書可作為高等學校電子信息類、電氣信息類各專業本科生“數字電子技術”雙語教學的教科書，也可作為相關專業“專業英語”教學的參考書。

序
前言
1 數字系統與信息表示
　目標與任務
　1.1 數字系統領域
　1.2 數字系統中數的表示
　1.3 生制數的算術運算
　1.4 字母數字混合表示
　1.5 數字邏輯電路舉例
　1.6 小結
　1.7 習題
　1.8 課外閱讀
2 邏輯門
　目標與任務
　2.1 邏輯信號
　2.2 基本邏輯函數
　2.3 布爾關係式
　2.4 通用邏輯門
　2.5 其他邏輯門
　2.6 門電路設計
　2.7 小結
　2.8 習題
　2.9 課外閱讀
3 組合電路設計
　目標與任務
　3.1 組合電路
　3.2 布爾表達式的實現
　3.3 其他實現方法
　3.4 邏輯電路的化簡
　3.5 MSI組合邏輯器件
　3.6 小結
　3.7 習題
　3.8 課外閱讀
4 觸發器與計數器
　目標與任務
　4.1 時序電路
　4.2 用邏輯門設計存儲電路
　4.3 觸發器
　4.4 寄存器
　4.5 計數器
　4.6 小結
　4.7 習題
　4.8 課外閱讀
5 時序電路設計
　目標與任務
　5.1 同步時序電路模型
　5.2 同步時序電路的設計
　5.3 小結
　5.4 習題
　5.5 課外閱讀
6 可編程邏輯器件設計
　目標與任務
　6.1 可編程邏輯器件（PLDs）
　6.2 組合電路PLDs
　6.3 時序電路PLDs
　6.4 PLD編程工具
　6.5 用只讀存儲器設計電路
　6.6 小結
　6.7 習題
　6.8 課外閱讀
7 邏輯電路的測試目標與任務
　7.1 測試的必要性
　7.2 故障與故障模型
　7.3 組合電路測試向量的生成
　7.4 時序電路與復雜系統的測試
　7.5 小結
　7.6 習題
　7.7 課外閱讀
8 硬件描述語言的設計動機目標與任務
　8.1 傳統設計方法的局限性
　8.2 硬件描述語言
　8.3 行為描述與結構描述
　8.4 綜合與仿真
　8.5 小結
　8.6 課外閱讀
9 VHDL簡介
　目標與任務
　9.1 VHDL的簡單實例
　9.2 詞法單元
　9.3 IEEE庫
　9.4 VHDL的條件信號代入語句
　9.5 矢量信號的處理
　9.6 小結
　9.7 習題
　9.8 課外閱讀
10 VHDL的行為描述與結構描述
　目標與任務
　10.1 加法器實例
　10.2 全加器的數據流描述
　10.3 VHDL的結構描述
　10.4 進程語句
　10.5 VHDL的順序描述與并發描述
　10.6 小結
　10.7 習題
　10.8 課外閱讀
11 VHDL的仿真
　目標與任務
　11.1 仿真
　11.2 數據流描述的仿真
　11.3 結構描述的仿真
　11.4 未初始化的邏輯值
　11.5 延遲模型
　11.6 測試平臺法
　11.7 小結
　11.8 習題
　11.9 課外閱讀
12 時序電路的VHDL描述目標與任務
　12.1 時鐘信號、觸發器和寄存器的描述方法
　12.2 寄存器傳輸描述
　12.3 時序邏輯設計
　12.4 小結
　12.5 習題
　12.6 課外閱讀