滿額折
定價
：NT$ 340 元優惠價
：95 折 323 元
絕版無法訂購
商品簡介
商品簡介
本書以結構化的方式來介紹VHDL的基本觀念,讀者可經由建構模型更深入了解如何建立有用的數位系統模型。本書的重點在於語言的基本觀念、行為模型、模型結構、輸入輸出功能和程序。本書適合大專電子科、資訊科做為輔助教科書及對VHDL有興趣的專業人士使用。
您曾經瀏覽過的商品
購物須知
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。