相關商品
商品簡介
目次
商品簡介
《ESD射頻技術與電路》是Steven H. Voldman教授所著的《ESD RF Technology and Circuits》的中文翻譯版，全書系統地介紹了射頻ESD設計的基礎知識及概念；射頻ESD設計合成及方法論的細節，如代換、消除等射頻ESD設計方法和阻抗隔離等ESD技術；RF CMOS ESD 保護元件，并分別從射頻和ESD的角度對靜電防護策略上的異同進行了比較；RF CMOS靜電防護電路；ESD和雙極工藝；鍺硅半導體、碳鍺硅和靜電防護；砷化鎵、銦鎵砷及其靜電防護技術；雙極電路及其靜電防護；靜電防護設計方法；非半導體類的靜電防護解決方案以及芯片外的靜電保護技術與觀念。
目次
第1章 射頻設計和ESD 1
1.1 ESD設計的基本概念 1
1.2 射頻ESD的基本概念 3
1.3 射頻ESD的主要成果 8
1.4 射頻ESD的關鍵專利 10
1.5 ESD失效機制 10
1.5.1 射頻CMOS ESD失效機制 10
1.5.2 鍺硅器件的ESD失效機制 11
1.5.3 硅鍺碳器件的ESD失效機制 12
1.5.4 砷化鎵技術ESD失效機制 12
1.5.5 銦鎵砷ESD失效機制 12
1.5.6 射頻雙極型電路ESD失效機制 13
1.6 射頻基礎 13
1.7 雙端口網絡參數 16
1.7.1 Z參數 16
1.7.2 Y參數 16
1.7.3 S參數 16
1.7.4 T參數 17
1.8 穩定性：射頻設計穩定性與ESD 18
1.9 器件性能退化和ESD失效 19
1.9.1 ESD導致的直流參數漂移和失效標準 19
1.9.2 射頻參數、ESD退化以及失效標準 20
1.10 射頻ESD測試 21
1.10.1 ESD測試模型 21
1.10.2 射頻最大功率失效和ESD脈沖測試方法 24
1.10.3 ESD導致的射頻退化和S參數評估測試方法 26
1.11 ESD測試中時域反射計（TDR）和阻抗方法學 28
1.11.1 時域反射（TDR）ESD測試系統評估 29
1.11.2 ESD退化系統級方法——眼圖測試 31
1.12 產品級ESD測試和射頻功能性參數失效 33
1.13 組合射頻和ESD TLP測試系統 34
1.14 小結 36
習題 37
參考文獻 38
第2章 射頻ESD設計 46
2.1 ESD設計方法：理想ESD網絡和射頻ESD設計窗口 46
2.1.1 理想ESD網絡和電流-電壓直流設計窗口 46
2.1.2 理想ESD網絡頻域設計窗口 47
2.2 射頻ESD設計方法：線性法 48
2.3 射頻ESD設計：無源元件品質因數和品質因素 51
2.4 射頻ESD設計方法：替代法 53
2.4.1 無源器件替代ESD網絡器件法 53
2.4.2 ESD網絡元件替代為無源元件 53
2.5 射頻ESD設計方法：匹配網絡和射頻ESD網絡 54
2.5.1 射頻ESD方法：匹配網絡轉換為ESD網絡 54
2.5.2 射頻ESD方法：ESD網絡轉換為匹配網絡 56
2.6 射頻ESD設計方法：電感分流器 58
2.7 射頻ESD 設計方法：消除法 60
2.7.1 品質因數和消除法 60
2.7.2 電容負載的感性消除和FOM 61
2.7.3 消除法和ESD電路 62
2.8 射頻ESD設計方法：利用LC共振的阻抗隔離技術 65
2.9 射頻ESD設計方法：集總與分布式負載 66
2.9.1 射頻ESD共面波導的分布負載 67
2.9.2 利用ABCD 矩陣進行射頻ESD共面波導分布負載分析 68
2.10 ESD射頻設計綜合和平面圖：射頻、模擬和數字綜合 69
2.10.1 同一區域ESD電源鉗位（Power Clamp）的布置 70
2.10.2 電源線的結構和ESD設計綜合 70
2.10.3 VDD到VSS電源線的保護 71
2.10.4 VDD到模擬VDD和VDD到射頻VCC的保護 72
2.10.5 內部ESD 保護網絡 72
2.11 ESD電路和射頻焊盤整合 73
2.12 鍵合線焊盤下的ESD結構 74
2.13 小結 76
習題 77
參考文獻 78
第3章 射頻CMOS和ESD 81
3.1 射頻CMOS：ESD器件比較 81
3.2 圓形射頻ESD器件 84
3.3 射頻ESD設計：ESD配線設計 85
3.4 射頻無源器件：ESD和肖特基勢壘二極管 87
3.5 射頻無源器件：ESD和電感 89
3.6 射頻無源器件：ESD和電容 92
3.6.1 金屬-氧化物-半導體和金屬-絕緣體-金屬電容 93
3.6.2 可變電容和超突變結可變電容 93
3.6.3 金屬-層間介質-金屬電容 93
3.6.4 垂直平行平面（VPP）電容 94
3.7 小結 95
習題 95
參考文獻 96
第4章 射頻CMOS ESD網絡 102
4.1 RF CMOS輸入電路 102
4.1.1 RF CMOS ESD二極管網絡 102
4.1.2 射頻CMOS二極管串ESD保護網絡 104
4.2 RF CMOS：二極管-電感ESD網絡 106
4.2.1 射頻電感-二極管ESD網絡 107
4.2.2 射頻二極管-電感ESD網絡 108
4.3 射頻CMOS阻抗隔離LC振蕩器ESD網絡 108
4.3.1 射頻CMOS LC-二極管ESD網絡 109
4.3.2 射頻CMOS二極管-LC ESD網絡 109
4.3.3 射頻CMOS LC-二極管網絡的實驗結果 109
4.4 射頻CMOS 低噪聲放大器ESD設計 110
4.4.1 射頻LNA ESD設計：在?形結構中的低電阻ESD電感和ESD二極管鉗位元件 111
4.5 射頻CMOS T形線圈電感ESD輸入網絡 114
4.6 射頻CMOS分布ESD網絡 115
4.6.1 射頻CMOS分布射頻ESD網絡 115
4.6.2 利用串聯電感和分流雙二極管的射頻CMOS分布射頻ESD網絡 116
4.6.3 利用串聯電感和并聯分流MOSFET的射頻CMOS分布射頻ESD網絡 117
4.7 射頻CMOS分布ESD網絡：傳輸線和共面波導 119
4.8 射頻CMOS：ESD和射頻LDMOS功率工藝 121
4.9 射頻CMOS ESD電源鉗位 123
4.9.1 RC觸發MOSFET ESD電源鉗位 124
4.9.2 高壓RC觸發MOSFET ESD電源鉗位 125
4.9.3 電壓觸發MOSFET ESD電源鉗位單元 126
4.10 小結 127
習題 128
參考文獻 129
第5章 雙極型晶體管物理特性 133
5.1 雙極型器件的物理特性 133
5.1.1 雙極型晶體管電流公式 133
5.1.2 雙極型器件的電流增益和集電極與發射極的電荷傳輸 134
5.1.3 單位電流增益截止頻率 134
5.1.4 單位功率增益截止頻率 135
5.2 晶體管擊穿 135
5.2.1 雪崩倍增擊穿 135
5.2.2 雙極型晶體管擊穿 137
5.3 KIRK效應 138
5.4 John限制：晶體管的物理限制 139
5.4.1 電壓-頻率關系 139
5.4.2 Johnson電流-頻率限制公式 140
5.4.3 Johnson功率限制公式 140
5.5 射頻不穩定性：發射極崩潰 141
5.6 ESD射頻版圖設計：發射極、基極和集電極結構 146
5.7 射頻ESD版圖設計：第二發射極的應用（虛設發射極） 148
5.8 射頻ESD版圖設計：發射極負載 151
5.9 射頻ESD版圖設計：熱回路和熱透鏡 152
5.10 基極負載和射頻率穩定性 153
5.11 小結 154
習題 155
參考文獻 155
第6章 鍺硅和ESD 159
6.1 異質結和鍺硅工藝 159
6.1.1 SiGe HBT器件 159
6.1.2 SiGe器件結構 160
6.2 SiGe物理 161
6.3 碳鍺硅 163
6.4 鍺硅ESD測試 165
6.4.1 SiGe集-射ESD應力 165
6.4.2 SiGe HBT和Si BJT的ESD比較 166
6.4.3 集-射應力的SiGe HBT電子熱HBM模型仿真 169
6.5 碳鍺硅集-射ESD測試 169
6.6 SiGe晶體管射-基設計 171
6.6.1 外延基區異質結雙極型晶體管（HBT）的射-基設計 172
6.6.2 射-基設計RF頻率性能指標 173
6.6.3 SiGe HBT射-基電阻模型 174
6.6.4 SiGe HBT射-基設計和硅化物放置 174
6.6.5 自校準（Self-Aligned）射-基設計 177
6.6.6 非自校準（Non-self aligned）射-基設計 179
6.6.7 碳鍺硅ESD誘發的S參數退化 185
6.6.8 射-基應力的電熱仿真 186
6.7 場氧（FOX）絕緣層界定的SiGe HBT的HBM數據 187
6.8 SiGe HBT多發射極研究 188
6.9 小結 189
習題 189
參考文獻 190
第7章 砷化鎵工藝中的ESD 196
7.1 砷化鎵工藝與ESD 196
7.2 砷化鎵能量失效比和功率失效比 196
7.3 有源和無源單元中的GaAs ESD失效 198
7.4 GaAs HBT器件和ESD 199
7.4.1 GaAs HBT器件ESD結果 199
7.4.2 GaAs HBT二極管串 200
7.5 GaAs基HBT的無源單元 201
7.5.1 GaAs HBT集基結可變電容 201
7.6 GaAs工藝的失效機制列表 202
7.7 GaInAs與ESD 203
7.8 磷化銦（InP）與ESD 204
7.9 小結 204
習題 204
參考文獻 205
第8章 雙極型晶體管接收機電路與ESD網絡 209
8.1 雙極型晶體管接收機電路與ESD網絡 209
8.2 單端共射極接收機電路 209
8.2.1 含直流隔離電容的單端雙極型接收機 210
8.2.2 含ESD保護和直流隔離電容的單端雙極型接收機 211
8.2.3 含反饋電路的單端雙極型共發射極接收機電路 211
8.2.4 含射極電阻的單端雙極型共發射極接收機電路 212
8.2.5 含巴倫輸出的單端雙極型共發射極接收機電路 215
8.2.6 單端雙極型共射共基接收機電路 215
8.3 雙極型差分接收機電路 217
8.3.1 以共發射極形式連接的共射共基雙極型接收機電路 218
8.4 雙極型晶體管ESD輸入電路 219
8.4.1 具有二極管結構的雙極型晶體管ESD輸入電路 222
8.4.2 雙極型晶體管ESD輸入電路：基極電阻接地的雙極型晶體管ESD輸入電路 222
8.5 雙極型晶體管ESD電源鉗位 225
8.5.1 雙極型晶體管電壓觸發ESD電源鉗位 225
8.5.2 齊納擊穿電壓觸發ESD電源鉗位 225
8.5.3 BVCEO電壓觸發ESD電源鉗位 229
8.5.4 混合電壓接口正偏電壓和BVCEO擊穿綜合的雙極型ESD電源鉗位 233
8.5.5 超低電壓正偏電壓觸發BiCMOS ESD電源鉗位 236
8.5.6 容性觸發BiCMOS ESD電源鉗位 239
8.6 雙極型ESD二極管串與三阱電源鉗位 240
8.7 小結 240
習題 241
參考文獻 242
第9章 射頻和ESD計算機輔助設計 244
9.1 射頻ESD設計環境 244
9.1.1 靜電放電和射頻共同分析設計方法 244
9.1.2 ESD分級Pcell物理版圖生成 245
9.1.3 ESD遺傳Pcell示意圖生成 245
9.2 利用遺傳參數化單元的ESD設計 246
9.2.1 分級Pcell圖解方法 246
9.2.2 分級Pcell電路圖方法 248
9.3 基于射頻CMOS的分級參數化單元ESD設計 251
9.4 射頻BiCMOS ESD多級參數化單元 252
9.4.1 BiCMOS ESD輸入網絡 253
9.4.2 BiCMOS ESD軌到軌 255
9.4.3 BiCMOS ESD電源鉗位 256
9.5 射頻ESD設計系統的優點與缺點 259
9.6 保護環Pcell方法 261
9.6.1 為內部和外部閂鎖現象設計的保護環 261
9.6.2 保護環理論 262
9.6.3 保護環設計 263
9.6.4 保護環特征 266
9.7 小結 267
習題 268
參考文獻 268
第10章 可替代ESD概念：片上和片外ESD保護解決方案 272
10.1 火花隙 272
10.2 場發射器件 274
10.2.1 作為ESD保護的場發射器件 274
10.2.2 GaAs工藝的場發射器件 275
10.2.3 場發射器件的電子鈍化效應 275
10.2.4 場發射器件多發射極ESD設計 275
10.2.5 場發射器件（FED）的ESD設計準則 276
10.3 片外保護和片外瞬時抑制器件 276
10.3.1 片外瞬時電壓抑制器件（TVS） 277
10.3.2 片外聚合體電壓抑制（PVS） 278
10.4 封裝級機械ESD解決方案 279
10.5 RF近距離通信芯片間的ESD設計準則 280
10.6 小結 281
習題 281
參考文獻 281
名詞術語 284
1.1 ESD設計的基本概念 1
1.2 射頻ESD的基本概念 3
1.3 射頻ESD的主要成果 8
1.4 射頻ESD的關鍵專利 10
1.5 ESD失效機制 10
1.5.1 射頻CMOS ESD失效機制 10
1.5.2 鍺硅器件的ESD失效機制 11
1.5.3 硅鍺碳器件的ESD失效機制 12
1.5.4 砷化鎵技術ESD失效機制 12
1.5.5 銦鎵砷ESD失效機制 12
1.5.6 射頻雙極型電路ESD失效機制 13
1.6 射頻基礎 13
1.7 雙端口網絡參數 16
1.7.1 Z參數 16
1.7.2 Y參數 16
1.7.3 S參數 16
1.7.4 T參數 17
1.8 穩定性：射頻設計穩定性與ESD 18
1.9 器件性能退化和ESD失效 19
1.9.1 ESD導致的直流參數漂移和失效標準 19
1.9.2 射頻參數、ESD退化以及失效標準 20
1.10 射頻ESD測試 21
1.10.1 ESD測試模型 21
1.10.2 射頻最大功率失效和ESD脈沖測試方法 24
1.10.3 ESD導致的射頻退化和S參數評估測試方法 26
1.11 ESD測試中時域反射計（TDR）和阻抗方法學 28
1.11.1 時域反射（TDR）ESD測試系統評估 29
1.11.2 ESD退化系統級方法——眼圖測試 31
1.12 產品級ESD測試和射頻功能性參數失效 33
1.13 組合射頻和ESD TLP測試系統 34
1.14 小結 36
習題 37
參考文獻 38
第2章 射頻ESD設計 46
2.1 ESD設計方法：理想ESD網絡和射頻ESD設計窗口 46
2.1.1 理想ESD網絡和電流-電壓直流設計窗口 46
2.1.2 理想ESD網絡頻域設計窗口 47
2.2 射頻ESD設計方法：線性法 48
2.3 射頻ESD設計：無源元件品質因數和品質因素 51
2.4 射頻ESD設計方法：替代法 53
2.4.1 無源器件替代ESD網絡器件法 53
2.4.2 ESD網絡元件替代為無源元件 53
2.5 射頻ESD設計方法：匹配網絡和射頻ESD網絡 54
2.5.1 射頻ESD方法：匹配網絡轉換為ESD網絡 54
2.5.2 射頻ESD方法：ESD網絡轉換為匹配網絡 56
2.6 射頻ESD設計方法：電感分流器 58
2.7 射頻ESD 設計方法：消除法 60
2.7.1 品質因數和消除法 60
2.7.2 電容負載的感性消除和FOM 61
2.7.3 消除法和ESD電路 62
2.8 射頻ESD設計方法：利用LC共振的阻抗隔離技術 65
2.9 射頻ESD設計方法：集總與分布式負載 66
2.9.1 射頻ESD共面波導的分布負載 67
2.9.2 利用ABCD 矩陣進行射頻ESD共面波導分布負載分析 68
2.10 ESD射頻設計綜合和平面圖：射頻、模擬和數字綜合 69
2.10.1 同一區域ESD電源鉗位（Power Clamp）的布置 70
2.10.2 電源線的結構和ESD設計綜合 70
2.10.3 VDD到VSS電源線的保護 71
2.10.4 VDD到模擬VDD和VDD到射頻VCC的保護 72
2.10.5 內部ESD 保護網絡 72
2.11 ESD電路和射頻焊盤整合 73
2.12 鍵合線焊盤下的ESD結構 74
2.13 小結 76
習題 77
參考文獻 78
第3章 射頻CMOS和ESD 81
3.1 射頻CMOS：ESD器件比較 81
3.2 圓形射頻ESD器件 84
3.3 射頻ESD設計：ESD配線設計 85
3.4 射頻無源器件：ESD和肖特基勢壘二極管 87
3.5 射頻無源器件：ESD和電感 89
3.6 射頻無源器件：ESD和電容 92
3.6.1 金屬-氧化物-半導體和金屬-絕緣體-金屬電容 93
3.6.2 可變電容和超突變結可變電容 93
3.6.3 金屬-層間介質-金屬電容 93
3.6.4 垂直平行平面（VPP）電容 94
3.7 小結 95
習題 95
參考文獻 96
第4章 射頻CMOS ESD網絡 102
4.1 RF CMOS輸入電路 102
4.1.1 RF CMOS ESD二極管網絡 102
4.1.2 射頻CMOS二極管串ESD保護網絡 104
4.2 RF CMOS：二極管-電感ESD網絡 106
4.2.1 射頻電感-二極管ESD網絡 107
4.2.2 射頻二極管-電感ESD網絡 108
4.3 射頻CMOS阻抗隔離LC振蕩器ESD網絡 108
4.3.1 射頻CMOS LC-二極管ESD網絡 109
4.3.2 射頻CMOS二極管-LC ESD網絡 109
4.3.3 射頻CMOS LC-二極管網絡的實驗結果 109
4.4 射頻CMOS 低噪聲放大器ESD設計 110
4.4.1 射頻LNA ESD設計：在?形結構中的低電阻ESD電感和ESD二極管鉗位元件 111
4.5 射頻CMOS T形線圈電感ESD輸入網絡 114
4.6 射頻CMOS分布ESD網絡 115
4.6.1 射頻CMOS分布射頻ESD網絡 115
4.6.2 利用串聯電感和分流雙二極管的射頻CMOS分布射頻ESD網絡 116
4.6.3 利用串聯電感和并聯分流MOSFET的射頻CMOS分布射頻ESD網絡 117
4.7 射頻CMOS分布ESD網絡：傳輸線和共面波導 119
4.8 射頻CMOS：ESD和射頻LDMOS功率工藝 121
4.9 射頻CMOS ESD電源鉗位 123
4.9.1 RC觸發MOSFET ESD電源鉗位 124
4.9.2 高壓RC觸發MOSFET ESD電源鉗位 125
4.9.3 電壓觸發MOSFET ESD電源鉗位單元 126
4.10 小結 127
習題 128
參考文獻 129
第5章 雙極型晶體管物理特性 133
5.1 雙極型器件的物理特性 133
5.1.1 雙極型晶體管電流公式 133
5.1.2 雙極型器件的電流增益和集電極與發射極的電荷傳輸 134
5.1.3 單位電流增益截止頻率 134
5.1.4 單位功率增益截止頻率 135
5.2 晶體管擊穿 135
5.2.1 雪崩倍增擊穿 135
5.2.2 雙極型晶體管擊穿 137
5.3 KIRK效應 138
5.4 John限制：晶體管的物理限制 139
5.4.1 電壓-頻率關系 139
5.4.2 Johnson電流-頻率限制公式 140
5.4.3 Johnson功率限制公式 140
5.5 射頻不穩定性：發射極崩潰 141
5.6 ESD射頻版圖設計：發射極、基極和集電極結構 146
5.7 射頻ESD版圖設計：第二發射極的應用（虛設發射極） 148
5.8 射頻ESD版圖設計：發射極負載 151
5.9 射頻ESD版圖設計：熱回路和熱透鏡 152
5.10 基極負載和射頻率穩定性 153
5.11 小結 154
習題 155
參考文獻 155
第6章 鍺硅和ESD 159
6.1 異質結和鍺硅工藝 159
6.1.1 SiGe HBT器件 159
6.1.2 SiGe器件結構 160
6.2 SiGe物理 161
6.3 碳鍺硅 163
6.4 鍺硅ESD測試 165
6.4.1 SiGe集-射ESD應力 165
6.4.2 SiGe HBT和Si BJT的ESD比較 166
6.4.3 集-射應力的SiGe HBT電子熱HBM模型仿真 169
6.5 碳鍺硅集-射ESD測試 169
6.6 SiGe晶體管射-基設計 171
6.6.1 外延基區異質結雙極型晶體管（HBT）的射-基設計 172
6.6.2 射-基設計RF頻率性能指標 173
6.6.3 SiGe HBT射-基電阻模型 174
6.6.4 SiGe HBT射-基設計和硅化物放置 174
6.6.5 自校準（Self-Aligned）射-基設計 177
6.6.6 非自校準（Non-self aligned）射-基設計 179
6.6.7 碳鍺硅ESD誘發的S參數退化 185
6.6.8 射-基應力的電熱仿真 186
6.7 場氧（FOX）絕緣層界定的SiGe HBT的HBM數據 187
6.8 SiGe HBT多發射極研究 188
6.9 小結 189
習題 189
參考文獻 190
第7章 砷化鎵工藝中的ESD 196
7.1 砷化鎵工藝與ESD 196
7.2 砷化鎵能量失效比和功率失效比 196
7.3 有源和無源單元中的GaAs ESD失效 198
7.4 GaAs HBT器件和ESD 199
7.4.1 GaAs HBT器件ESD結果 199
7.4.2 GaAs HBT二極管串 200
7.5 GaAs基HBT的無源單元 201
7.5.1 GaAs HBT集基結可變電容 201
7.6 GaAs工藝的失效機制列表 202
7.7 GaInAs與ESD 203
7.8 磷化銦（InP）與ESD 204
7.9 小結 204
習題 204
參考文獻 205
第8章 雙極型晶體管接收機電路與ESD網絡 209
8.1 雙極型晶體管接收機電路與ESD網絡 209
8.2 單端共射極接收機電路 209
8.2.1 含直流隔離電容的單端雙極型接收機 210
8.2.2 含ESD保護和直流隔離電容的單端雙極型接收機 211
8.2.3 含反饋電路的單端雙極型共發射極接收機電路 211
8.2.4 含射極電阻的單端雙極型共發射極接收機電路 212
8.2.5 含巴倫輸出的單端雙極型共發射極接收機電路 215
8.2.6 單端雙極型共射共基接收機電路 215
8.3 雙極型差分接收機電路 217
8.3.1 以共發射極形式連接的共射共基雙極型接收機電路 218
8.4 雙極型晶體管ESD輸入電路 219
8.4.1 具有二極管結構的雙極型晶體管ESD輸入電路 222
8.4.2 雙極型晶體管ESD輸入電路：基極電阻接地的雙極型晶體管ESD輸入電路 222
8.5 雙極型晶體管ESD電源鉗位 225
8.5.1 雙極型晶體管電壓觸發ESD電源鉗位 225
8.5.2 齊納擊穿電壓觸發ESD電源鉗位 225
8.5.3 BVCEO電壓觸發ESD電源鉗位 229
8.5.4 混合電壓接口正偏電壓和BVCEO擊穿綜合的雙極型ESD電源鉗位 233
8.5.5 超低電壓正偏電壓觸發BiCMOS ESD電源鉗位 236
8.5.6 容性觸發BiCMOS ESD電源鉗位 239
8.6 雙極型ESD二極管串與三阱電源鉗位 240
8.7 小結 240
習題 241
參考文獻 242
第9章 射頻和ESD計算機輔助設計 244
9.1 射頻ESD設計環境 244
9.1.1 靜電放電和射頻共同分析設計方法 244
9.1.2 ESD分級Pcell物理版圖生成 245
9.1.3 ESD遺傳Pcell示意圖生成 245
9.2 利用遺傳參數化單元的ESD設計 246
9.2.1 分級Pcell圖解方法 246
9.2.2 分級Pcell電路圖方法 248
9.3 基于射頻CMOS的分級參數化單元ESD設計 251
9.4 射頻BiCMOS ESD多級參數化單元 252
9.4.1 BiCMOS ESD輸入網絡 253
9.4.2 BiCMOS ESD軌到軌 255
9.4.3 BiCMOS ESD電源鉗位 256
9.5 射頻ESD設計系統的優點與缺點 259
9.6 保護環Pcell方法 261
9.6.1 為內部和外部閂鎖現象設計的保護環 261
9.6.2 保護環理論 262
9.6.3 保護環設計 263
9.6.4 保護環特征 266
9.7 小結 267
習題 268
參考文獻 268
第10章 可替代ESD概念：片上和片外ESD保護解決方案 272
10.1 火花隙 272
10.2 場發射器件 274
10.2.1 作為ESD保護的場發射器件 274
10.2.2 GaAs工藝的場發射器件 275
10.2.3 場發射器件的電子鈍化效應 275
10.2.4 場發射器件多發射極ESD設計 275
10.2.5 場發射器件（FED）的ESD設計準則 276
10.3 片外保護和片外瞬時抑制器件 276
10.3.1 片外瞬時電壓抑制器件（TVS） 277
10.3.2 片外聚合體電壓抑制（PVS） 278
10.4 封裝級機械ESD解決方案 279
10.5 RF近距離通信芯片間的ESD設計準則 280
10.6 小結 281
習題 281
參考文獻 281
名詞術語 284
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。