TOP
0
0
12/26年度盤點作業,門市店休一天,網路書店將暫停出貨,12/27將恢復正常營業,造成不便敬請見諒
TigerSHARC處理器技術及其應用(簡體書)
滿額折

TigerSHARC處理器技術及其應用(簡體書)

商品資訊

人民幣定價:40 元
定價
:NT$ 240 元
海外經銷商無庫存,到貨日平均30天至45天
下單可得紅利積點:7 點
商品簡介
目次
相關商品

商品簡介

《TigerSHARC處理器技術及其應用》是高等學校電子信息類專業本科和研究生的DSP技術及其應用課程的教材,在介紹ADI公司的浮點Tiger SHARC系列DSP的內核結構、存儲器組織和總線結構、接口技術及其指令系統的基礎上,重點討論了TS101S和TS201S的程序設計、接口設計和系統設計技術,并給出了幾個基于TS101S和TS201S的信號處理器系統的設計實例。《TigerSHARC處理器技術及其應用》在介紹Tiger SHARC系列DSP基礎知識的同時,立足于實際應用系統的設計要求,注重基本原理與實際應用相結合,可使讀者快速掌握DSP的基本原理及其在數字信號處理中的應用技巧。
《TigerSHARC處理器技術及其應用》既可作為電子信息類專業DSP應用技術課程的本科生和研究生教材,也可作為相關專業高年級本科生和研究生及從事DSP技術設計和開發的專業技術人員的參考書。

目次

第1章 概述
1.1 數字信號處理器的基本概念和特點
1.1.1 數字信號處理器的基本概念
1.1.2 數字信號處理器的特點
1.2 數字信號處理器的發展歷史和應用
1.2.1 數字信號處理器的發展歷史
1.2.2 數字信號處理器的應用
1.3 ADI公司的DSP系列簡介
1.3.1 Blackfin系列定點處理器
1.3.2 SHARC系列DSP的基本特點
1.3.3 TigerSHARC 系列DSP的特點

第2章 TS系列DSP的內核結構
2.1 TS系列DSP的內核結構概述
2.1.1 TS101S的內核結構概述
2.1.2 TS20XS的內核結構概述
2.2 TS處理器的運算模塊
2.2.1 運算模塊的組成
2.2.2 運算模塊的寄存器
2.2.3 算術邏輯單元ALU
2.2.4 乘法器
2.2.5 移位器
2.2.6 TS201S的通信邏輯處理單元(CLU)
2.3 TS處理器的整型算術邏輯單元
2.3.1 IALU結構
2.3.2 IALU的寄存器
2.3.3 IALU算術、邏輯和函數操作
2.4 TS101S的程序控制器
2.4.1 程序控制器的功能
2.4.2 程序控制器的寄存器
2.4.3 指令對齊緩沖池(IAB)
2.4.4 分支地址緩沖池(BTB)
2.4.5 程序控制器的使用實例
2.5 TS20XS的程序控制器
2.5.1 程序控制器的寄存器
2.5.2 程序控制器的指令流水
2.5.3 指令對齊緩沖池(IAB)和分支地址緩沖池(BTB)

第3章 TS系列DSP的存儲器及寄存器
3.1 TS101S處理器的總線
3.1.1 TS101S的內部總線
3.1.2 TS101S的外部總線
3.1.3 總線控制與狀態寄存器
3.1.4 多處理器連接與總線仲裁
3.1.5 主機接口
3.2 TS101S的存儲器組織
3.2.1 全局尋址空間
3.2.2 外部存儲器尋址空間
3.2.3 內部存儲器尋址空間
3.2.4 多處理器空間和主機尋址空間
3.3 TS101S的寄存器組
3.3.1 寄存器分組
3.3.2 運算模塊中的寄存器組
3.3.3 IALU的寄存器組
3.3.4 程序控制器的寄存器組
3.3.5 中斷向量表寄存器組
3.3.6 外部口(EP)寄存器組
3.4 TS20XS的總線
3.4.1 TS20XS的內部總線
3.4.2 TS20XS的SOC接口
3.5 TS201S的存儲器組織
3.5.1 TS201S的尋址空間
3.5.2 全局尋址映射空間
3.5.3 主機尋址空間
3.5.4 外部存儲器尋址空間
3.5.5 多處理器尋址空間
3.5.6 處理器內部存儲空間
3.5.7 TS201S的內部存儲器組織
3.6 TS201S處理器的寄存器組
3.6.1 運算塊寄存器組
3.6.2 IALU寄存器組
3.6.3 程序控制器寄存器組
3.6.4 Cache寄存器組(存儲器控制寄存器)
3.6.5 中斷寄存器組
3.6.6 DMA控制和狀態寄存器組
3.6.7 鏈路口寄存器組
3.6.8 外部總線接口寄存器組

第4章 TS系列DSP的I/O資源
4.1 TS處理器的中斷
4.1.1 TS處理器的中斷源
4.1.2 TS處理器的中斷向量
4.1.3 可編程的中斷控制寄存器
4.1.4 中斷處理過程
4.1.5 中斷返回與異常
4.1.6 中斷服務程序實例
4.2 TS處理器的DMA傳輸
4.2.1 DMA控制器與傳輸控制塊
4.2.2 DMA控制與狀態寄存器
4.2.3 鏈式DMA與二維DMA
4.2.4 外部口DMA
4.2.5 AutoDMA與鏈路口DMA
4.3 TS101S的鏈路口
4.3.1 鏈路口資源
4.3.2 鏈路口通信協議
4.3.3 鏈路口控制及狀態寄存器
4.4 TS20XS處理器的鏈路口
4.4.1 TS20XS鏈路口結構
4.4.2 鏈路口的控制和狀態寄存器
4.4.3 鏈路口的連接方式和工作
4.4.4 鏈路口通信協議
4.4.5 鏈路口的傳輸延遲
4.4.6 鏈路口的故障檢測機制

第5章 TS系列DSP的指令系統
5.1 TS系列DSP的數據格式
5.1.1 單精度浮點數據格式
5.1.2 擴展精度浮點數據格式
5.1.3 定點數據格式
5.2 TS系列DSP的指令結構和寄存器
5.2.1 指令行結構
5.2.2 寄存器名稱和使用
5.3 存儲器的尋址和訪問方式
5.3.1 直接和間接尋址
5.3.2 循環尋址
5.3.3 位反序尋址
5.3.4 存儲器的訪問類型
5.3.5 寄存器傳送和立即數擴展操作
5.4 TS處理器的指令
5.4.1 ALU指令
5.4.2 CLU指令
5.4.3 乘法器指令
5.4.4 移位器指令
5.4.5 IALU指令
5.4.6 IALU加載/存儲/傳輸指令
5.5 TS處理器的指令并行規則和約束條件
5.5.1 指令并行規則
5.5.2 并行指令的通用約束
5.5.3 計算塊指令約束
5.5.4 IALU指令約束
5.5.5 程序控制指令約束

第6章 TS系列DSP的程序設計與開發
6.1 TS處理器程序設計概述
6.2 匯編器和匯編語言程序設計
6.2.1 標識符和運算符
6.2.2 預處理偽指令
6.2.3 匯編偽指令
6.2.4 匯編程序舉例
6.3 C編譯器和C程序設計
6.3.1 C編譯器的特點
6.3.2 C編譯器支持的數據類型
6.3.3 實時運行模式與實時運行庫
6.3.4 C/C++與匯編程序接口
6.3.5 C程序優化
6.3.6 程序優化的實例
6.4 鏈接器和LDF(鏈接描述文件)
6.4.1 鏈接器
6.4.2 LDF文件中常用的鏈接器命令
6.4.3 LDF文件的編寫
6.5 VisualDSP++集成開發工具
6.5.1 集成開發工具及其特點
6.5.2 利用IDDE進行程序開發的過程
6.5.3 Debugger工具及其使用

第7章 TS系列DSP的接口技術
7.1 TS處理器外部總線接口技術
7.1.1 TS處理器的外部總線概述
7.1.2 EPROM和Flash接口
7.1.3 典型外部總線接口范例
7.2 主機接口
7.3 SDRAM接口
7.3.1 SDRAM接口信號
7.3.2 SDRAM編程
7.3.3 SDRAM接口擴展舉例
7.4 TS處理器與常用器件的接口技術
7.4.1 與雙口RAM的接口技術
7.4.2 與ADC的接口技術
7.4.3 與DAC的接口技術
7.5 TS處理器的DMA傳輸
7.5.1 內部存儲器到外部存儲器的DMA
7.5.2 鏈式DMA與二維DMA
7.5.3 鏈路口DMA

第8章 TS系列DSP系統設計技術
8.1 TS處理器的復位電路設計
8.1.1 TS101S的復位方式
8.1.2 TS101S處理器復位電路設計
8.2 TS處理器的引導模式和引導程序
8.2.1 TS處理器的引導模式
8.2.2 引導程序的生成方法
8.2.3 引導程序舉例
8.3 初始化程序和特殊引腳
8.3.1 初始化參數
8.3.2 初始化程序舉例
8.3.3 特殊引腳功能說明
8.4 TS處理器系統時鐘設計
8.4.1 TS101S系統時鐘設計
8.4.2 TS201S的系統時鐘設計
8.5 TS處理器電源單元設計
8.5.1 TS處理器電源供電的特點和要求
8.5.2 TS101S的電源單元設計
8.5.3 TS201S處理器電源濾波要求
8.5.4 TS201S處理器電源設計
8.5.5 TS201S系統功耗及散熱設計
8.6 JTAG接口設計
8.6.1 硬件仿真器概述
8.6.2 JTAG連接
8.6.3 ICE配置與測試
8.7 信號處理系統設計
8.7.1 處理器類型的選擇
8.7.2 信號處理器體系設計
8.7.3 信號處理器PCB拓撲設計
8.8 多處理器系統的數據傳輸和同步協調技術
8.8.1 多處理器系統的數據傳輸方式
8.8.2 系統工作的協調和同步方法
8.8.3 多處理器系統的并行流水工作

第9章 TS系列DSP系統設計實例
9.1 通信信號參數估計的例子
9.1.1 基于高階循環累積量的載頻估計
9.1.2 通信信號參數分析的硬件及軟件實現
9.2 脈沖分選的例子
9.2.1 PRI變換
9.2.2 脈沖分選硬件和軟件實現
9.3 通信信號監測系統設計實例
9.3.1 系統需求
9.3.2 設計思路
9.3.3 系統硬件設計
9.3.4 系統軟件設計
9.4 鏈路口耦合構成多處理器系統
9.4.1 處理器系統組成
9.4.2 脈沖壓縮和固定雜波對消處理
9.4.3 動目標檢測(MTD)
9.4.4 恒虛警處理
9.5 多DSP系統的設計實例
9.5.1 WCDMA基帶處理板功能
9.5.2 WCDMA基帶處理板時序要求
9.5.3 WCDMA基帶處理板硬件方案
參考文獻

您曾經瀏覽過的商品

購物須知

大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大,除封面破損、內頁脫落等較嚴重的狀態,其餘商品將正常出貨。

特別提醒:部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供,需以QR CODE 連結至當地網站註冊“並通過驗證程序”,方可下載使用。

無現貨庫存之簡體書,將向海外調貨:
海外有庫存之書籍,等候約45個工作天;
海外無庫存之書籍,平均作業時間約60個工作天,然不保證確定可調到貨,尚請見諒。

為了保護您的權益,「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。

若要辦理退貨,請在商品鑑賞期內寄回,且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。

定價:100 240
海外經銷商無庫存,到貨日平均30天至45天

暢銷榜

客服中心

收藏

會員專區