多電壓CMOS電路設計（簡體書）

本書由美國威斯康星（Wisconsin-Madison）大學Volkan Kursun博士和美國羅徹斯特（Rochester）大學Eby G.Friedman教授撰寫。全書共分12章。本書在對集成電路的發展做了簡要介紹后，對CMOS電路功耗來源進行了深入分析，著重介紹了高性能集成電路的電源電壓和闕值電壓的縮放技術、DC-DC變換器、片上集成的降壓變換器、低電壓擺幅單片式DC-DC變換器、高輸入電壓降壓型DC-DC變換器、多電源電壓集成電路內的信號傳輸、可變閾值電壓保持管（DVTVK）多米諾邏輯電路、動態電路亞閾值漏電流特性、睡眠開關雙閾值多米諾邏輯等專題。
本書取材新穎，可作為高等院校電子科學與技術（微電子學與固體電子學、電路與系統、物理電子學等）、電子與通信工程（VLSI信號處理方向）、計算機科學與技術（計算機系統結構）等專業高年級本科生和研究生學習集成電路設計課程先進專題的教科書，也可作為從事深亞微米集成電路領域的研究人員和工程技術人員的參考書。

第1章　緒論
　1.1　集成電路的發展
1.2 本書概述
第2章 CMOS集成電路的功耗來源
2.1　動態開關功耗
2.2 泄漏功率
2.2.1　亞閾值漏電流
2.2.2 柵氧漏電流
2.3 短路功率
2.4 靜態直流功率
第3章 電源電壓和閾值電壓的縮放技術
3.1 動態電源電壓縮放
3.2 多電源電壓CMOS
3.3 閾值電壓縮放
3.3.1 體偏置技術
3.3.2 多閾值電壓CMOS
3.4 多電源和多閾值電壓CMOS
3.5 動態電源和閾值電壓縮放
3.6 多電壓和多時鐘域電路
3.7 小結
第4章 低壓電源
4.1 線性DC-DC變換器
4.2 開關電容DC-DC變換器
4.3 開關型DC-DC變換器
4.3.1 降壓變換器的工作原理
4.3.2 開關型DC-DC變換器的功率降低技術
4.4 小結
第5章 片上集成的降壓變換器
5.1 降壓變換器的電路模型
5.1.1 與MOSFET相關的功率損耗
5.1.2 與濾波電感相關的功率損耗
5.1.3 與濾波電容相關的功率損耗
5.1.4 降壓變換器的總功耗
5.2 降壓變換器的效率分析
5.2.1 全局最大效率的電路分析
5.2.2 有限濾波電容的電路分析
5.2.3 輸出電壓紋波限制
5.3 仿真結果
5.4 小結
第6章 低電壓擺幅單片式DC-DC變換器
6.1 低電壓擺幅降壓變換器的電路模型
6.1.1 MOSFET的功耗
6.1.2 MOSFET的模型
6.1.3 濾波電感的功耗
6.2 低電壓擺幅的降壓變換器的分析
6.2.1 全局最大效率的滿擺幅電路分析
6.2.2 全局最大效率的低擺幅電路分析
　6.3 小結
第7章 高輸入電壓降壓型DC-DC變換器
7.1 共源共柵橋電路
7.1.1 輸入電壓高達2Vmax的共源共柵橋電路
7.1.2 輸入電壓高達3Vmax的共源共柵橋電路
7.1.3 輸入電壓高達4Vmax的共源共柵橋電路
7.2 高輸入電壓單片式開關DC-DC變換器
7.2.1 共源共柵DC-DC變換器的工作原理
7.2.2 輸入電壓高達2Vmax的DC-DC變換器的效率特性
7.2.3 輸入電壓高達3vmax的DC-DC變換器的效率特性
7.3 小結
第8章 多電源電壓集成電路內的信號傳輸
8.1 高速、低功率電壓接口電路
8.2 電壓接口電路的仿真結果
8.3 實驗結果
8.4 小結
第9章 帶有可變閾值保持管的多米諾邏輯電路
9.1 標準多米諾邏輯電路
9.1.1 標準多米諾邏輯電路原理
9.1.2 抗噪聲干擾、延時和能量折中
9.2 可變閾值電壓保持管多米諾邏輯電路
9.2.1 可變閾值電壓保持管
9.2.2 動態體偏置發生器
9.3 仿真結果
9.3.1 帶有可變閾值電壓保持管的多輸出多米諾進位產生器
9.3.2 帶有可變閾值電壓保持管的時鐘延時多米諾邏輯
9.3.3 動態體偏置產生器的能量開銷
9.4 正向和反向體偏置保持管多米諾邏輯
9.4.1 帶有正向和反向體偏置保持管的時鐘延時多米諾邏輯
9.4.2 應用于保持晶體管的正向和反向體偏置的技術縮放特性
9.5 小結
第10章 動態電路亞閾值漏電流特性
10.1 與狀態相關的亞閾值漏電流特性
10.2 抗噪聲能力
10.3 在活動模式時的功率和延時特性
10.4 雙閾值電壓CMOS電路
10.5 小結
第11章 睡眠開關雙閾值多米諾邏輯
11.1 現有的睡眠模式電路技術
11.2 使用睡眠開關的雙閾值多米諾邏輯
11.3 仿真結果
11.3.1 亞閾值泄漏能量的減小
11.3.2 多米諾邏輯電路里的堆疊效應
11.3.3 活動模式時的延遲和功率降低
11.3.4 睡眠/喚醒的延遲和能量開銷
11.4　抗噪聲補償
11.5　小結
第12章 總結
參考文獻