模擬電路的ESD設計（簡體書）

《模擬電路的ESD設計》首先介紹半導體結構、集成標準及ESD器件、ESD箝位設計原理以及ESD防護網絡設計原理，在此基礎上介紹單通道模擬集成電路的ESD保護以及電源管理模擬集成電路的ESD保護，最后介紹系統的ESD保護以及系統對分立元件的ESD要求。
瓦西琴柯、西布柯夫譯著的《模擬電路的ESD設計》的目的，是幫助本領域的工作者們處理每天專業工作中遇到的模擬ESD設計問題，并在所有層面解決問題——從器件級ESD到集成自保護解決方案的實現。本書不僅用重要的實踐經驗和技術知識來“武裝”讀者，而且增加了仿真體驗，這些體驗可以使讀者借助Angstrom公司的混合仿真軟件DECIMMTM的簡化版作進一步的發展。

第1章 引言
1.1 ESD軟件工具Prism中的模擬及數字部分的內容
1.2 重要的定義
1.2.1 ESD保護網絡
1.2.2 ESD箝位
1.2.3 最大限制的絕對值及脈沖SOA
1.2.4 ESD脈沖技術指標
1.2.5 擊穿及不穩定性
引言的DECIMM TM仿真例子
第2章 擊穿及注入情形下半導體結構中的電導調制
2.1 重要的定義及限制
2.1.1 基本的半導體結構
2.1.2 電導調制及負微分電阻
2.1.3 空間電流的不穩定性、絲狀電流形成及抑制
2.1.4 快返回工作 第1章 引言
1.1 ESD軟件工具Prism中的模擬及數字部分的內容
1.2 重要的定義
1.2.1 ESD保護網絡
1.2.2 ESD箝位
1.2.3 最大限制的絕對值及脈沖SOA
1.2.4 ESD脈沖技術指標
1.2.5 擊穿及不穩定性
引言的DECIMM TM仿真例子
第2章 擊穿及注入情形下半導體結構中的電導調制
2.1 重要的定義及限制
2.1.1 基本的半導體結構
2.1.2 電導調制及負微分電阻
2.1.3 空間電流的不穩定性、絲狀電流形成及抑制
2.1.4 快返回工作
2.1.5 本章內容的方法要點
2.2 反向偏置p—n結的雪崩擊穿
2 2.1 雪崩擊穿現象的解析描述
2.2.2 p+一p—n結構中雪崩擊穿的數值分析
2.3 p—i—n結構中的雙雪崩注入
2.3.1 效應的解析描述
2 3.2 p—i—n二極管結構的解析描述
2.4 si n+一n—n+二極管結構中的雪崩注人
2.4.1 解析方法
2.4.2 仿真分析
2.5 n—p—n二極管結構中電導調制的不穩定性
2.5.1 浮置基區中的電導調制：=極管I作模式
2.6 三極管n—p—n結構中的電導調制
2.6.1 基極接地UEB=O(BVCES)時的擊穿
2.6.2 發射極浮置IE=0時的情形
2.6.3 共發射極電路IB<0時的雪崩注入
2.6.4 共發射極電路正偏基極電流IB>0時的雪崩注入
2.6.5 共基極電路中的雪崩注入
2.7 PNP結構中的雪崩注入
2.8 si p—n—p—n結構中的雙注入
2.8.1 等效電路
2.8.2 p—n—p—n結構中的電導調制仿真
2.9 有負微分電阻的半導體結構中空間電流的不穩定性現象
2.9.1 雪崩注入時絲狀電流的形成
2.9.2 雙雪崩注入電導調制中的絲狀電流效應
2.9.3 雙注入情形中的電流絲效應
2.10 小結
第2章的DEcIMM TM仿真例子
第3章 集成電路工藝技術的標準器件及ESD器件
3.1 集成電路工藝技術的ESD細節考慮
3.1.1 具有擴展電壓元件的典型DGO CMOS工藝
3.1.2 BCD及BicMOs集成工藝流程的EsD細節考慮
3.2 ESD脈沖狀態的安全工作區
3.2.1 保持可靠性的sOA及電流不穩定性范圍
3.2.2 EsD狀態的脈沖s0A
3.2.3 BCD工藝中典型器件的ESD SOA
3.2.4 ESD器件的不穩定性范圍及SOA
3.2.5 ESD器件的物理限制、空間熱逸散
3.3 CMOs工藝中的低壓EsD器件
3.3.1 快返回NMOS”
3.3.2 FOX(TFO)ESD器件
3.3.3 LVTSCR和FOXSCR
3.3.4 低壓雪崩二極管
3.4 BJT工藝中的EsD器件
3.4.1 集成NPN BJT器件
3.4.2 雙極SCR
3.5 BcD及擴展電壓CMOS工藝中的高壓ESD器件
3.5.1 LDMOS—SCR及DeMOS—SCR器件
3.5.2 橫向PNP Brr器件
3.5.3 高壓雪崩=極管
3.6 雙向器件
3.6.1 CMOS工藝中雙向器件結構
3.6.2 高壓雙向器件
3.6.3 基于si—Ge NPN BJT結構的雙向EsD器件
3.7 ESD二極管及無源元件
3.7.1 正向偏置ESD二極管
3.7.2 無源元件
3.8 小結
第3章的DEcIMMTM仿真例子
第4章 ESD箝位
4.1 有源NM0s箝位
4.2 具有內部阻擋結參考或dV/dt導通的低壓箝位
4.2.1 快返回NMOS箝住
4.2.2 瞬態觸發PMOS箝住
4.2.3 10V FOX快返回器件
4.2.4 LVTscR及FOx—scR箝位
4.2.5 高保持電壓的LvTsCR箝住
4.2.6 SCR箝住中的觸發特性控制
4.3 ESD箝位中的電壓和電流參考
4.3.1 BiCMOS工藝中的低壓箝位
4.3 2 具有電壓參考的NPN箝位
4.4 高壓ESD器件
4.4.1 具有內部阻擋結參考的20V NPN
4.4.2 具有外部橫向雪崩二極管參考的NPN箝住
4.4.3 基于scR的高壓箝位
4.4.4 橫向IJPNP箝位
4.4.5 混合器件一電路雙模式方法
4.5 自保護概念.
4.5.1 器件級自保護
4.5.2 陣列級自保護
4.6 超高壓電路的EsD保護
4.7 小結
第4章的DEcIMMTM仿真例子
第5章 ESD網絡設計原理
5.1 基于軌道的ESD保護網絡
5.1.1 基于軌道和局部的ESD保護
5.1.2 采用快返回箝位基于軌道的ESD保護
5.1.3 采用有源箝住基于軌道的ESD保護
5.1.4 BicMOs工藝中有源箝位設計的細節考慮
5.1.5 雙極差分輸入保護
5.1.6 雙極輸出保護
5.1.7 CMOS輸入和輸出保護
5.1.8 陣列級的考慮
5.1.9 二級保護的概念
5.2 基于局部箝位的ESD保護網絡
5.2.1 局部ESD保護
5.2.2 串行數據線引腳情形研究
5.2.3 EEPROM中擦除引腳的保護
5.2.4 內部引腳的局部保護
5.2.5 高速I／0引腳的局部保護
5.3 多電壓域的ESD網絡
5.3.1 多電壓域
5.3.2 具有單一有源箝位網絡的多電壓域保護
5.3.3 差分輸入局部雙向ESD保護
5.4 具有EsD緊密模型的ESD網絡仿真
5.4.1 用于快返回NMOS及PMOS器件的緊密模型
5.4.2 快返回LVTSCR模型
5.4.3 擴展電壓快返回緊密模型
5.4.4 高壓漏極開路的電路分析
5.5 小結
第5章的DECIMM TM仿真例子
第6章 單通道模擬電路的ESD設計
6.1 放大器
6.1.1 放大器的產品系列及技術指標
6.1.2 放大器的ESD解決方案
6.1.3 雙極輸出高壓音頻放大器
6.1.4 低壓放大器的雙極輸出保護
6.1.5 輸入保護
6.1.6 CMOS輸出
6.2 數一模轉換器和模一數轉換器
6.2.1 高速DAc的功能模塊
6.3 高速接口I／O引腳
6.3.1 接口類模擬產品
6.3.2 集成電路電纜放電事件的測試程序
6.3.3 滿足CDE要求的接口引腳ESD保護
6.4 小結
第6章的DEcIMMTM仿真例子
第7章 電源管理電路的ESD保護
7.1 電源管理產品
7.1.1 電源管理產品及EsD挑戰
7.1.2 集成的DC—DC轉換器及控制器
7.1.3 集成電源陣列
7.2 低壓電源電路ESD
7.2.1 低壓電源開關模塊
7.2.2 陸壓DC—DC轉換囂
7.2.3 低壓開關引腳的局部快返回保護
7.3 集成高壓調節器的EsD保護
7.3.1 集成異步降壓調節器
7.3.2 同步調節器
7.4 控制器
7.4.1 異步降壓一升壓(SEPIC)控制器
7.4.2 同步降壓控制器
7.5 光管理單元和LED驅動器
7.5.1 模擬LED技術
7.5.2 LED驅動器
7.5.3 光管理單元
7.6 其他例子的研究
7 6.1 電源陣列ESD箝住的相互作用
7.6.2 N型外延層N型外延層的瞬態閂鎖
7.6.3 高壓引腳保護的CDM
7.7 小結
第7章的DECIMMTM仿真例子
第8章 系統級和分立元件的EsD
8.1 系統級規范和標準
8.1.1 ESD魯棒系統的意義
8 1.2 系統級ESD脈沖及模型
8.1.3 系統級事件的瞬態問鎖
8.1.4 系統級的保護元件
8.2 晶圓片人體金屬模型測量
8.2.1 晶圓片HMM測試儀及脈沖等效電路
8.2.2 HMMHBM元件的相關性
8.3 系統級引腳的片上設計
8.3.1 系統級保護的電路例子
8.4 熱交換及熱插拔
8.4.1 二級SCR ESD器件的概念
8.5 系統級封裝的保護
8.6 分立元件的EsD魯棒性
8.6.1 高可靠性系統中的分立元件
8.6.2 分立元件的ESD要求
8.6.3 有缺陷器件的基本數值分析及二晶體管模型
8.6.4 分立元件魯棒性的實驗評估
8.7 小結
第8章的DEcIMMTM仿真例子
參考文獻