滿額折
EDA技術與VHDL(第5版)（簡體書）
相關商品
商品簡介
目次
商品簡介
本書系統地介紹了EDA 技術和VHDL 硬件描述語言，將VHDL 的基礎知識、編程技巧和實用方法與實際工程開發技術在Quartus II 13.1 上很好地結合起來，使讀者通過本書的學習能迅速瞭解並掌握EDA技術的基本理論和工程開發實用技術，為後續的深入學習和發展打下堅實的理論與實踐基礎。
作者依據高校課堂教學和實驗操作的規律與要求，並以提高學生的實際工程設計能力和自主創新能力為目的，合理編排全書內容。全書共分為8 個部分：EDA 技術的概述、VHDL 語法知識及其實用技術、Quartus II 及LPM 宏模塊的詳細使用方法、有限狀態機設計技術、16 位實用CPU 設計技術及創新實踐項目、基於ModelSim 的Test Bench 仿真技術、以及基於MATLAB 和DSP Builder 平臺的EDA 設計技術及大量實用系統設計示例。除個別章節外，其他章節都安排了相應的習題和大量針對性強的實驗與設計項目。書中列舉的VHDL 示例都已經編譯通過或經硬件測試通過。
本書主要用於高等院校本、專科的EDA 技術和VHDL 語言基礎課，推薦作為電子工程、通信、工業自動化、計算機應用技術、電子對抗、儀器儀錶、數字信號或圖像處理等學科專業和相關實驗指導課的教材用書或主要參考書，同時也可作為電子設計競賽、FPGA 開發應用的自學參考書。
與此教材配套的還有 CAI 教學課件、實驗指導課件、實驗源程序，以及與實驗設計項目相關的詳細技術資料等，讀者都可免費索取。
作者依據高校課堂教學和實驗操作的規律與要求，並以提高學生的實際工程設計能力和自主創新能力為目的，合理編排全書內容。全書共分為8 個部分：EDA 技術的概述、VHDL 語法知識及其實用技術、Quartus II 及LPM 宏模塊的詳細使用方法、有限狀態機設計技術、16 位實用CPU 設計技術及創新實踐項目、基於ModelSim 的Test Bench 仿真技術、以及基於MATLAB 和DSP Builder 平臺的EDA 設計技術及大量實用系統設計示例。除個別章節外，其他章節都安排了相應的習題和大量針對性強的實驗與設計項目。書中列舉的VHDL 示例都已經編譯通過或經硬件測試通過。
本書主要用於高等院校本、專科的EDA 技術和VHDL 語言基礎課，推薦作為電子工程、通信、工業自動化、計算機應用技術、電子對抗、儀器儀錶、數字信號或圖像處理等學科專業和相關實驗指導課的教材用書或主要參考書，同時也可作為電子設計競賽、FPGA 開發應用的自學參考書。
與此教材配套的還有 CAI 教學課件、實驗指導課件、實驗源程序，以及與實驗設計項目相關的詳細技術資料等，讀者都可免費索取。
目次
第 1 章 EDA 技術概述 1 n
11 EDA 技術 1 n
12 EDA 技術應用對象 2 n
13 常用的硬件描述語言 4 n
14 EDA 技術的優勢 5 n
15 面向FPGA 和CPLD 的開發流程 6 n
151 設計輸入 7 n
152 綜合 7 n
153 適配（布線布局） 9 n
154 仿真 9 n
155 RTL 描述 10 n
16 可編程邏輯器件 10 n
161 PLD 的分類 11 n
162 PROM 可編程原理 12 n
163 GAL 14 n
17 CPLD 的結構與可編程原理 15 n
18 FPGA 的結構與工作原理 18 n
181 查找表邏輯結構 18 n
182 Cyclone 4E 系列器件的結構原理 18 n
183 內嵌Flash 的FPGA 器件 21 n
19 硬件測試技術 21 n
191 內部邏輯測試 21 n
192 JTAG 邊界掃描測試 22 n
110 編程與配置 22 n
111 Quartus II 23 n
112 IP 核 25 n
113 EDA 的發展趨勢 25 n
習題 27 n
第2 章程序結構與數據對象 28 n
21 VHDL 程序結構 28 n
22 VHDL 程序基本構建 30 n
221 實體和端口模式 30 n
222 結構體 31 223 庫和庫的種類 32 n
224 庫和程序包的調用方法 34 n
225 配置 35 n
23 VHDL 文字規則 36 n
231 數字 36 n
232 字符串 36 n
233 關鍵詞 37 n
234 標識符及其表述規則 37 n
235 文件取名和存盤 38 n
236 規范的程序書寫格式 38 n
24 VHDL 數據對象 39 n
241 常數 39 n
242 變量 39 n
243 信號 40 n
習題 42 n
第3 章數據類型與順序語句 43 n
31 VHDL 數據類型 43 n
311 BIT 和BIT_VECTOR 類型 44 n
312 STD_LOGIC 和STD_LOGIC_VECTOR 類型 44 n
313 整數類型INTEGER 46 n
314 布爾數據類型BOOLEAN 47 n
315 SIGNED 和UNSIGNED 類型 47 n
316 其他預定義類型 49 n
317 數據類型轉換函數 50 n
32 常用順序語句 52 n
321 賦值語句 52 n
322 CASE 語句 53 n
323 PROCESS 語句 54 n
324 并置操作符& 55 n
325 IF 語句 56 n
33 IF 語句使用示例 57 n
331 D 觸發器的VHDL 描述 57 n
332 含異步復位和時鐘使能D 觸發器的描述 60 n
333 基本鎖存器的描述 60 n
334 含清零控制鎖存器的描述 62 n
335 實現時序電路的不同表述方式 63 n
336 4 位二進制加法計數器設計 64 n
337 計數器更常用的VHDL 表達方式 65 n
338 設計一個實用計數器 67 339 含同步并行預置功能的8 位移位寄存器設計 69 n
3310 優先編碼器設計 70 n
34 VHDL 其他順序語句 71 n
341 LOOP 循環語句 72 n
342 NEXT 語句 72 n
343 EXIT 語句 73 n
344 WAIT 語句 74 n
345 GENERIC 參數定義語句 77 n
346 REPORT 語句 77 n
347 斷言語句 78 n
348 端口數據含1 個數的統計電路模塊設計 80 n
習題 81 n
第4 章時序仿真與硬件實現 83 n
41 代碼編輯輸入和系統編譯 83 n
411 編輯和輸入設計文件 83 n
412 創建工程 84 n
413 約束項目設置 85 n
414 全程綜合與編譯 87 n
415 RTL 圖觀察器應用 88 n
42 時序仿真 89 n
43 硬件測試 91 n
431 引腳鎖定 92 n
432 編譯文件下載 93 n
433 通過JTAG 口對配置芯片進行間接編程 95 n
434 USB-Blaster 驅動程序安裝方法 96 n
44 電路原理圖設計流程 96 n
441 設計一個半加器 96 n
442 完成全加器頂層設計 98 n
443 對全加器進行時序仿真和硬件測試 99 n
45 利用屬性表述實現引腳鎖定 100 n
46 SignalTap II 的用法 101 n
47 編輯SignalTap II 的觸發信號 106 n
48 安裝Quartus II 131 說明 106 n
習題 111 n
實驗與設計 112 n
實驗4-1 多路選擇器設計實驗 112 n
實驗4-2 十六進制7 段數碼顯示譯碼器設計 112 n
實驗4-3 應用宏模塊設計數字頻率計 114 n
實驗4-4 計數器設計實驗 117實驗4-5 數碼掃描顯示電路設計 118 n
實驗4-6 硬件消抖動電路設計 118 n
實驗4-7 串行靜態顯示控制電路設計 119 n
第5 章并行語句 121 n
51 并行信號賦值語句 121 n
511 簡單信號賦值語句 121 n
512 條件信號賦值語句 122 n
513 選擇信號賦值語句 123 n
514 塊語句 124 n
515 元件例化語句 124 n
516 例化語句應用示例 125 n
517 生成語句 127 n
518 GENERIC 參數傳遞映射語句及其使用方法 129 n
519 數據類型定義語句 131 n
5110 VHDL 的存儲器描述 134 n
5111 信號屬性及屬性函數 136 n
52 VHDL 運算操作符 138 n
521 邏輯操作符 138 n
522 關系操作符 140 n
523 算術操作符 141 n
524 省略賦值操作符 144 n
53 keep 屬性應用 145 n
54 SignalProbe 使用方法 146 n
習題 148 n
實驗與設計 149 n
實驗5-1 8 位加法器設計實驗 149 n
實驗5-2 高速硬件除法器設計 149 n
實驗5-3 移位相加型8 位硬件乘法器設計 150 n
實驗5-4 基于VHDL 代碼的頻率計設計 150 n
實驗5-5 VGA 彩條信號顯示控制電路設計 152 n
實驗5-6 不同類型的移位寄存器設計實驗 156 n
第6 章 LPM宏模塊使用方法 157 n
61 調用計數器宏模塊示例 157 n
611 計數器LPM 模塊文本代碼的調用 157 n
612 LPM 計數器代碼與參數傳遞語句應用 159 n
613 創建工程與仿真測試 160 n
62 利用屬性控制乘法器構建的示例 161 n
63 LPM_RAM 宏模塊用法 162 n
631 初始化文件及其生成 162 632 LPM_RAM 的設置與調用 164 n
633 測試LPM_RAM 166 n
634 用VHDL 代碼描述存儲器以及用初始化文件加載表述 166 n
64 LPM_ROM 使用示例 168 n
641 簡易正弦信號發生器設計 168 n
642 正弦信號發生器硬件實現和測試 169 n
65 在系統存儲器數據讀寫編輯器應用 171 n
66 LPM 嵌入式鎖相環調用 172 n
661 建立嵌入式鎖相環元件 172 n
662 測試鎖相環 175 n
67 In-System Sources and Probes Editor 用法 175 n
68 DDS 實現原理與應用 178 n
681 DDS 原理 178 n
682 DDS 信號發生器設計示例 180 n
習題 181 n
實驗與設計 181 n
實驗6-1 查表式硬件運算器設計 181 n
實驗6-2 正弦信號發生器設計 182 n
實驗6-3 簡易邏輯分析儀設計 182 n
實驗6-4 DDS 正弦信號發生器設計 183 n
實驗6-5 移相信號發生器設計 184 n
實驗6-6 VGA 簡單圖像顯示控制模塊設計 185 n
實驗6-7 AM 幅度調制信號發生器設計 186 n
第7 章 VHDL 設計深入 188 n
71 進程中的信號賦值與變量賦值 188 n
72 含高阻輸出的電路設計 192 n
721 三態門設計 192 n
722 雙向端口的設計方法 193 n
723 三態總線電路設計 195 n
73 資源優化 196 n
731 資源共享 197 n
732 邏輯優化 198 n
733 串行化 199 n
74 速度優化 200 n
741 流水線設計 201 n
742 關鍵路徑法 203 n
75 仿真延時 204 n
751 固有延時 204 n
752 傳輸延時 205 753 仿真δ 205 n
習題 206 n
實驗與設計 207 n
實驗7-1 4X4 陣列鍵盤鍵信號檢測電路設計 207 n
實驗7-2 樂曲硬件演奏電路設計 207 n
實驗7-3 PS2 鍵盤控制模型電子琴電路設計 210 n
實驗7-4 直流電機綜合測控系統設計 213 n
實驗7-5 VGA 動畫圖像顯示控制電路設計 215 n
第8 章狀態機設計技術 216 n
81 VHDL 狀態機的一般形式 216 n
811 狀態機的特點與優勢 216 n
812 VHDL 狀態機的一般結構 217 n
813 狀態機設計初始約束與表述 220 n
82 Moore 型狀態機的設計 221 n
821 多進程狀態機 222 n
822 序列檢測器之狀態機設計 225 n
83 Mealy 型狀態機的設計 226 n
84 狀態編碼 230 n
841 直接輸出型編碼 230 n
842 順序編碼 232 n
843 一位熱碼狀態編碼 232 n
844 狀態編碼設置 233 n
85 安全狀態機設計 234 n
851 程序直接導引法 235 n
852 狀態編碼監測法 235 n
853 借助EDA 優化控制工具生成安全狀態機 236 n
習題 236 n
實驗與設計 236 n
實驗8-1 序列檢測器設計 236 n
實驗8-2 并行ADC 采樣控制電路實現與硬件驗證 237 n
實驗8-3 數據采集模塊設計 238 n
實驗8-4 五功能智能邏輯筆設計 239 n
實驗8-5 串行ADC/DAC 采樣或信號輸出控制電路設計 240 n
第9 章 16 位CPU 創新設計 241 n
91 KX9016 的結構與特色 241 n
92 KX9016 基本硬件系統設計 244 n
921 單步節拍發生模塊 244 n
922 運算器 244 n
923 比較器 245 924 基本寄存器與寄存器陣列組 246 n
925 移位器 250 n
926 程序與數據存儲器 251 n
93 KX9016v1 指令系統設計 251 n
931 指令格式 251 n
932 指令操作碼 252 n
933 軟件程序設計實例 254 n
934 KX9016 v1 控制器設計 255 n
935 指令設計實例詳解 259 n
94 KX9016 的時序仿真與硬件測試 260 n
941 時序仿真與指令執行波形分析 260 n
942 CPU 工作情況的硬件測試 262 n
95 KX9016 應用程序設計實例和系統優化 264 n
951 乘法算法及其硬件實現 264 n
952 除法算法及其硬件實現 265 n
953 KX9016v1 的硬件系統優化 266 n
習題 267 n
實驗與設計 268 n
實驗9-1 16 位CPU 驗證性設計綜合實驗 268 n
實驗9-2 新指令設計及程序測試實驗 268 n
實驗9-3 16 位CPU 的優化設計與創新 269 n
第10 章 VHDL 仿真和語句補充 271 n
101 VHDL 仿真流程 272 n
102 VHDL 測試基準實例 274 n
103 VHDL Test Bench 測試流程 276 n
104 VHDL 子程序 278 n
1041 函數 278 n
1042 重載函數 281 n
1043 決斷函數 283 n
1044 過程 284 n
1045 重載過程 286 n
1046 子程序調用語句 286 n
1047 RETURN 語句 288 n
1048 并行過程調用語句 289 n
105 VHDL 程序包 291 n
習題 293 n
實驗與設計 294 n
實驗10-1 在ModelSim 上對VHDL Test Bench 進行仿真 294 n
第11 章 DSP Builder 系統設計方法 295 111 MATLAB/DSP Builder 及其設計流程 295 n
112 正弦信號發生器設計 297 n
1121 建立設計模型 298 n
1122 Simulink 模型仿真 304 n
1123 SignalCompiler 使用方法 307 n
1124 使用ModelSim 進行RTL 級仿真 308 n
1125 使用Quartus II 實現時序仿真 310 n
1126 硬件測試與硬件實現 310 n
113 DSP Builder 層次化設計 311 n
114 基于DSP Builder 的DDS 設計 314 n
1141 DDS 模塊設計 314 n
1142 FSK 調制器設計 316 n
1143 正交信號發生器設計 318 n
1144 數控移相信號發生器設計 318 n
1145 幅度調制信號發生器設計 318 n
115 HIL 硬件測試 320 n
習題 324 n
實驗與設計 325 n
實驗11-1 利用MATLAB/DSP Builder 設計基本電路模塊 325 n
實驗11-2 基于DSP Builder 的DDS 應用模型設計 326 n
實驗11-3 HIL 硬件環仿真實驗 327 n
第12 章 DSP Builder 設計深入 329 n
121 FIR 數字濾波器設計 329 n
1211 FIR 濾波器原理 329 n
1212 使用DSP Builder 設計FIR 濾波器 330 n
1213 使用MATLAB 的濾波器設計工具 334 n
1214 使用FIR IP Core 設計FIR 濾波器 340 n
122 HDL 模塊插入仿真及其設計 343 n
習題 346 n
實驗與設計 347 n
實驗12-1 FIR 數字濾波器設計實驗 347 n
實驗12-2 調制解調模塊設計實驗 348 n
實驗12-3 HDL Import 模塊應用實驗 348 n
附錄A EDA 開發系統及相關電路與表格 349 n
A1 KX_CDS 系列EDA/SOPC 系統 350 n
A2 部分實驗擴展模塊 354 n
A3 mif 文件生成器使用方法 355 n
A4 核心板FPGA 擴展至KX_CDS 系統對照表 357 n
A5 多功能重配置結構可切換的部分實驗電路圖 359 n
n
11 EDA 技術 1 n
12 EDA 技術應用對象 2 n
13 常用的硬件描述語言 4 n
14 EDA 技術的優勢 5 n
15 面向FPGA 和CPLD 的開發流程 6 n
151 設計輸入 7 n
152 綜合 7 n
153 適配（布線布局） 9 n
154 仿真 9 n
155 RTL 描述 10 n
16 可編程邏輯器件 10 n
161 PLD 的分類 11 n
162 PROM 可編程原理 12 n
163 GAL 14 n
17 CPLD 的結構與可編程原理 15 n
18 FPGA 的結構與工作原理 18 n
181 查找表邏輯結構 18 n
182 Cyclone 4E 系列器件的結構原理 18 n
183 內嵌Flash 的FPGA 器件 21 n
19 硬件測試技術 21 n
191 內部邏輯測試 21 n
192 JTAG 邊界掃描測試 22 n
110 編程與配置 22 n
111 Quartus II 23 n
112 IP 核 25 n
113 EDA 的發展趨勢 25 n
習題 27 n
第2 章程序結構與數據對象 28 n
21 VHDL 程序結構 28 n
22 VHDL 程序基本構建 30 n
221 實體和端口模式 30 n
222 結構體 31 223 庫和庫的種類 32 n
224 庫和程序包的調用方法 34 n
225 配置 35 n
23 VHDL 文字規則 36 n
231 數字 36 n
232 字符串 36 n
233 關鍵詞 37 n
234 標識符及其表述規則 37 n
235 文件取名和存盤 38 n
236 規范的程序書寫格式 38 n
24 VHDL 數據對象 39 n
241 常數 39 n
242 變量 39 n
243 信號 40 n
習題 42 n
第3 章數據類型與順序語句 43 n
31 VHDL 數據類型 43 n
311 BIT 和BIT_VECTOR 類型 44 n
312 STD_LOGIC 和STD_LOGIC_VECTOR 類型 44 n
313 整數類型INTEGER 46 n
314 布爾數據類型BOOLEAN 47 n
315 SIGNED 和UNSIGNED 類型 47 n
316 其他預定義類型 49 n
317 數據類型轉換函數 50 n
32 常用順序語句 52 n
321 賦值語句 52 n
322 CASE 語句 53 n
323 PROCESS 語句 54 n
324 并置操作符& 55 n
325 IF 語句 56 n
33 IF 語句使用示例 57 n
331 D 觸發器的VHDL 描述 57 n
332 含異步復位和時鐘使能D 觸發器的描述 60 n
333 基本鎖存器的描述 60 n
334 含清零控制鎖存器的描述 62 n
335 實現時序電路的不同表述方式 63 n
336 4 位二進制加法計數器設計 64 n
337 計數器更常用的VHDL 表達方式 65 n
338 設計一個實用計數器 67 339 含同步并行預置功能的8 位移位寄存器設計 69 n
3310 優先編碼器設計 70 n
34 VHDL 其他順序語句 71 n
341 LOOP 循環語句 72 n
342 NEXT 語句 72 n
343 EXIT 語句 73 n
344 WAIT 語句 74 n
345 GENERIC 參數定義語句 77 n
346 REPORT 語句 77 n
347 斷言語句 78 n
348 端口數據含1 個數的統計電路模塊設計 80 n
習題 81 n
第4 章時序仿真與硬件實現 83 n
41 代碼編輯輸入和系統編譯 83 n
411 編輯和輸入設計文件 83 n
412 創建工程 84 n
413 約束項目設置 85 n
414 全程綜合與編譯 87 n
415 RTL 圖觀察器應用 88 n
42 時序仿真 89 n
43 硬件測試 91 n
431 引腳鎖定 92 n
432 編譯文件下載 93 n
433 通過JTAG 口對配置芯片進行間接編程 95 n
434 USB-Blaster 驅動程序安裝方法 96 n
44 電路原理圖設計流程 96 n
441 設計一個半加器 96 n
442 完成全加器頂層設計 98 n
443 對全加器進行時序仿真和硬件測試 99 n
45 利用屬性表述實現引腳鎖定 100 n
46 SignalTap II 的用法 101 n
47 編輯SignalTap II 的觸發信號 106 n
48 安裝Quartus II 131 說明 106 n
習題 111 n
實驗與設計 112 n
實驗4-1 多路選擇器設計實驗 112 n
實驗4-2 十六進制7 段數碼顯示譯碼器設計 112 n
實驗4-3 應用宏模塊設計數字頻率計 114 n
實驗4-4 計數器設計實驗 117實驗4-5 數碼掃描顯示電路設計 118 n
實驗4-6 硬件消抖動電路設計 118 n
實驗4-7 串行靜態顯示控制電路設計 119 n
第5 章并行語句 121 n
51 并行信號賦值語句 121 n
511 簡單信號賦值語句 121 n
512 條件信號賦值語句 122 n
513 選擇信號賦值語句 123 n
514 塊語句 124 n
515 元件例化語句 124 n
516 例化語句應用示例 125 n
517 生成語句 127 n
518 GENERIC 參數傳遞映射語句及其使用方法 129 n
519 數據類型定義語句 131 n
5110 VHDL 的存儲器描述 134 n
5111 信號屬性及屬性函數 136 n
52 VHDL 運算操作符 138 n
521 邏輯操作符 138 n
522 關系操作符 140 n
523 算術操作符 141 n
524 省略賦值操作符 144 n
53 keep 屬性應用 145 n
54 SignalProbe 使用方法 146 n
習題 148 n
實驗與設計 149 n
實驗5-1 8 位加法器設計實驗 149 n
實驗5-2 高速硬件除法器設計 149 n
實驗5-3 移位相加型8 位硬件乘法器設計 150 n
實驗5-4 基于VHDL 代碼的頻率計設計 150 n
實驗5-5 VGA 彩條信號顯示控制電路設計 152 n
實驗5-6 不同類型的移位寄存器設計實驗 156 n
第6 章 LPM宏模塊使用方法 157 n
61 調用計數器宏模塊示例 157 n
611 計數器LPM 模塊文本代碼的調用 157 n
612 LPM 計數器代碼與參數傳遞語句應用 159 n
613 創建工程與仿真測試 160 n
62 利用屬性控制乘法器構建的示例 161 n
63 LPM_RAM 宏模塊用法 162 n
631 初始化文件及其生成 162 632 LPM_RAM 的設置與調用 164 n
633 測試LPM_RAM 166 n
634 用VHDL 代碼描述存儲器以及用初始化文件加載表述 166 n
64 LPM_ROM 使用示例 168 n
641 簡易正弦信號發生器設計 168 n
642 正弦信號發生器硬件實現和測試 169 n
65 在系統存儲器數據讀寫編輯器應用 171 n
66 LPM 嵌入式鎖相環調用 172 n
661 建立嵌入式鎖相環元件 172 n
662 測試鎖相環 175 n
67 In-System Sources and Probes Editor 用法 175 n
68 DDS 實現原理與應用 178 n
681 DDS 原理 178 n
682 DDS 信號發生器設計示例 180 n
習題 181 n
實驗與設計 181 n
實驗6-1 查表式硬件運算器設計 181 n
實驗6-2 正弦信號發生器設計 182 n
實驗6-3 簡易邏輯分析儀設計 182 n
實驗6-4 DDS 正弦信號發生器設計 183 n
實驗6-5 移相信號發生器設計 184 n
實驗6-6 VGA 簡單圖像顯示控制模塊設計 185 n
實驗6-7 AM 幅度調制信號發生器設計 186 n
第7 章 VHDL 設計深入 188 n
71 進程中的信號賦值與變量賦值 188 n
72 含高阻輸出的電路設計 192 n
721 三態門設計 192 n
722 雙向端口的設計方法 193 n
723 三態總線電路設計 195 n
73 資源優化 196 n
731 資源共享 197 n
732 邏輯優化 198 n
733 串行化 199 n
74 速度優化 200 n
741 流水線設計 201 n
742 關鍵路徑法 203 n
75 仿真延時 204 n
751 固有延時 204 n
752 傳輸延時 205 753 仿真δ 205 n
習題 206 n
實驗與設計 207 n
實驗7-1 4X4 陣列鍵盤鍵信號檢測電路設計 207 n
實驗7-2 樂曲硬件演奏電路設計 207 n
實驗7-3 PS2 鍵盤控制模型電子琴電路設計 210 n
實驗7-4 直流電機綜合測控系統設計 213 n
實驗7-5 VGA 動畫圖像顯示控制電路設計 215 n
第8 章狀態機設計技術 216 n
81 VHDL 狀態機的一般形式 216 n
811 狀態機的特點與優勢 216 n
812 VHDL 狀態機的一般結構 217 n
813 狀態機設計初始約束與表述 220 n
82 Moore 型狀態機的設計 221 n
821 多進程狀態機 222 n
822 序列檢測器之狀態機設計 225 n
83 Mealy 型狀態機的設計 226 n
84 狀態編碼 230 n
841 直接輸出型編碼 230 n
842 順序編碼 232 n
843 一位熱碼狀態編碼 232 n
844 狀態編碼設置 233 n
85 安全狀態機設計 234 n
851 程序直接導引法 235 n
852 狀態編碼監測法 235 n
853 借助EDA 優化控制工具生成安全狀態機 236 n
習題 236 n
實驗與設計 236 n
實驗8-1 序列檢測器設計 236 n
實驗8-2 并行ADC 采樣控制電路實現與硬件驗證 237 n
實驗8-3 數據采集模塊設計 238 n
實驗8-4 五功能智能邏輯筆設計 239 n
實驗8-5 串行ADC/DAC 采樣或信號輸出控制電路設計 240 n
第9 章 16 位CPU 創新設計 241 n
91 KX9016 的結構與特色 241 n
92 KX9016 基本硬件系統設計 244 n
921 單步節拍發生模塊 244 n
922 運算器 244 n
923 比較器 245 924 基本寄存器與寄存器陣列組 246 n
925 移位器 250 n
926 程序與數據存儲器 251 n
93 KX9016v1 指令系統設計 251 n
931 指令格式 251 n
932 指令操作碼 252 n
933 軟件程序設計實例 254 n
934 KX9016 v1 控制器設計 255 n
935 指令設計實例詳解 259 n
94 KX9016 的時序仿真與硬件測試 260 n
941 時序仿真與指令執行波形分析 260 n
942 CPU 工作情況的硬件測試 262 n
95 KX9016 應用程序設計實例和系統優化 264 n
951 乘法算法及其硬件實現 264 n
952 除法算法及其硬件實現 265 n
953 KX9016v1 的硬件系統優化 266 n
習題 267 n
實驗與設計 268 n
實驗9-1 16 位CPU 驗證性設計綜合實驗 268 n
實驗9-2 新指令設計及程序測試實驗 268 n
實驗9-3 16 位CPU 的優化設計與創新 269 n
第10 章 VHDL 仿真和語句補充 271 n
101 VHDL 仿真流程 272 n
102 VHDL 測試基準實例 274 n
103 VHDL Test Bench 測試流程 276 n
104 VHDL 子程序 278 n
1041 函數 278 n
1042 重載函數 281 n
1043 決斷函數 283 n
1044 過程 284 n
1045 重載過程 286 n
1046 子程序調用語句 286 n
1047 RETURN 語句 288 n
1048 并行過程調用語句 289 n
105 VHDL 程序包 291 n
習題 293 n
實驗與設計 294 n
實驗10-1 在ModelSim 上對VHDL Test Bench 進行仿真 294 n
第11 章 DSP Builder 系統設計方法 295 111 MATLAB/DSP Builder 及其設計流程 295 n
112 正弦信號發生器設計 297 n
1121 建立設計模型 298 n
1122 Simulink 模型仿真 304 n
1123 SignalCompiler 使用方法 307 n
1124 使用ModelSim 進行RTL 級仿真 308 n
1125 使用Quartus II 實現時序仿真 310 n
1126 硬件測試與硬件實現 310 n
113 DSP Builder 層次化設計 311 n
114 基于DSP Builder 的DDS 設計 314 n
1141 DDS 模塊設計 314 n
1142 FSK 調制器設計 316 n
1143 正交信號發生器設計 318 n
1144 數控移相信號發生器設計 318 n
1145 幅度調制信號發生器設計 318 n
115 HIL 硬件測試 320 n
習題 324 n
實驗與設計 325 n
實驗11-1 利用MATLAB/DSP Builder 設計基本電路模塊 325 n
實驗11-2 基于DSP Builder 的DDS 應用模型設計 326 n
實驗11-3 HIL 硬件環仿真實驗 327 n
第12 章 DSP Builder 設計深入 329 n
121 FIR 數字濾波器設計 329 n
1211 FIR 濾波器原理 329 n
1212 使用DSP Builder 設計FIR 濾波器 330 n
1213 使用MATLAB 的濾波器設計工具 334 n
1214 使用FIR IP Core 設計FIR 濾波器 340 n
122 HDL 模塊插入仿真及其設計 343 n
習題 346 n
實驗與設計 347 n
實驗12-1 FIR 數字濾波器設計實驗 347 n
實驗12-2 調制解調模塊設計實驗 348 n
實驗12-3 HDL Import 模塊應用實驗 348 n
附錄A EDA 開發系統及相關電路與表格 349 n
A1 KX_CDS 系列EDA/SOPC 系統 350 n
A2 部分實驗擴展模塊 354 n
A3 mif 文件生成器使用方法 355 n
A4 核心板FPGA 擴展至KX_CDS 系統對照表 357 n
A5 多功能重配置結構可切換的部分實驗電路圖 359 n
n
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。