三民網路書店 / 搜尋結果

《融合數字電路與存內計算的高能效神經網絡處理器（英文版）》從純數字電路和融合存內計算的高能效神經網絡處理器兩個角度開展了四項主要的研究工作。在數字電路神經網絡處理器層面，一方面針對傳統架構數據複用優化不充分的問題，提出了針對特定卷積核優化的卷積神經網絡處理器 KOP3。另一方面，針對不規則稀疏網絡壓縮技術引起的顯著額外功耗面積開銷，採用結構化頻域壓縮算法 CirCNN，提出整體並行-比特串行的 FFT 電路、低功耗分塊轉置 TRAM 和頻域二維數據複用陣列，以規則的方式壓縮了存儲和計算量。設計並流片驗證的 STICKER-T芯片實現了面積效率和能量效率的提升。在融合數字電路與存內計算的神經網絡處理器層面，融合了數字電路的靈活性和存內計算 IP 的高能效特性，進一步提升能量效率。一方面通過分塊結構化權重稀疏與激活值動態稀疏、核心內/外高效數據複用與網絡映射策略、支持動態關斷 ADC 的存內計算 IP，設計流片了存內計算系統芯片 STICKER-IM，在存內計算芯片中實現了稀疏壓縮技術。另一方面，進一步針對現有工作與大模型實際應用之間的差距，指出了大模型權重更新引起的性能下降和稀疏利用不充分等問題，提出了組相聯分塊稀疏電路、乒乓存內計算電路和可調採樣精度 ADC 技術。設計並流片驗證的STICKER-IM2 芯片考慮了存內計算的權重更新代價，實現了 ImageNet 數據集上的高能效和較高準確率驗證。