商品簡介
目次
相關商品
商品簡介
電子設計自動化(EDA)應用技術,是提高我國電子產品及工程設計質量的一項重要手段,具有自動化程度高、功能強大、運行速度快、數據開發性好和使用方便等特點,目前已在電子工程設計領域得到了廣泛應用。
本書較系統地介紹了常用EDA開發工具的使用方法、應用設計和分析實例以及性能仿真等相關內容,取材廣泛、翔實新穎,重點突出,實例豐富,且充分考慮了便于鞏固所學的知識和可方便進行實踐的操作性。本書既可作為高職高專院校電子信息類相關專業的教材,又可作為電路設計人員和電路制作愛好者的參考書。
為方便教學,本書配有免費電子課件,凡選用本書作為授課教材的學校,均可來電索取,咨詢電話:010-88379375。
本書較系統地介紹了常用EDA開發工具的使用方法、應用設計和分析實例以及性能仿真等相關內容,取材廣泛、翔實新穎,重點突出,實例豐富,且充分考慮了便于鞏固所學的知識和可方便進行實踐的操作性。本書既可作為高職高專院校電子信息類相關專業的教材,又可作為電路設計人員和電路制作愛好者的參考書。
為方便教學,本書配有免費電子課件,凡選用本書作為授課教材的學校,均可來電索取,咨詢電話:010-88379375。
目次
前言
第1章 電子設計自動化概述
1.1 引言
1.2 EDA技術的發展歷程
1.3 EDA系統的構成
1.3.1 板級電子系統EDA集成開發環境
1.3.2 芯片級電子系統:EDA集成開發環境
1.3.3 綜合型電子系統EDA集成開發環境
1.3.4 電子系統EDA集成開發環境比較分析
1.4 常用EDA工具
1.4.1 硬件描述語言VHDL
1.4.2 EDA技術的常用工具
本章小結
本章習題
第2章 PLD及編程開發技術
2.1 PLD概述
2.2 PLD的基本結構
2.2.1 組合邏輯與時序邏輯的邏輯函數表達式
2.2.2 PLD的基本模型
2.3 PAL和GAL器件的基本結構
2.3.1 PAL器件的基本結構
2.3.2 GAL器件的基本結構
2.4 CPLD的基本結構
2.4.1 Xilinx公司XC7300系列的結構
2.4.2 Ahera公司MAXT000系列的結構
本章小結
本章習題
第3章 數字系統EDA開發工具
3.1 MAX+plusⅡ概述
3.1.1 MAX+plusⅡ簡介
3.1.2 MAX+plusⅡ的菜單欄和工具欄
3.2 MAX+plusⅡ的基本操作
3.2.1 MAX+plusⅡ的安裝及初次設置
3.2.2 MAX+plusⅡ的設計流程
3.3 MAX+plusⅡ的原理圖輸入設計法
3.3.1 設計項目的建立——頂層采用原理圖設計輸入法
3.3.2 設計項目的編譯與適配
3.3.3 設計項目的仿真與時序分析
3.3.4 設計項目編程/適配
3.4 MAX+plusⅡ的文本輸入設計法
3.5 MAX+plusⅡ的波形輸入設計法
3.6 MAX+plusⅡ的層次化設計法
本章小結
本章習題
第4章 硬件描述語言VHDL
4.1 VHDL概述
4.1.1 VHDL的特點
4.1.2 VHDL與VerilogHDL、ABEL的比較
4.2 VHDL程序的結構
4.2.1 實體
4.2.2 結構體
4.2.3 庫
4.2.4 程序包
4.2.5 配置
4.3 VHDL的語言要素
4.3.1 VHDL的文字規則
4.3.2 VHDL的數據對象
4.3.3 數據類型
4.3.4 類型轉換
4.3.5 運算操作符
4.4 VHDL的基本描述語句
4.4.1 順序語句
4.4.2 并行語句
4.4.3 其他語句
4.4.4 屬性語句
本章小結
本章習題
第5章 VHDL程序設計基礎
第6章 EWB應用基礎
第7章 EWB在電路分析中的應用
第8章 EWB電路設計仿真
第9章 Protel99電路設計仿真
第10章 課程實訓
參考文獻
第1章 電子設計自動化概述
1.1 引言
1.2 EDA技術的發展歷程
1.3 EDA系統的構成
1.3.1 板級電子系統EDA集成開發環境
1.3.2 芯片級電子系統:EDA集成開發環境
1.3.3 綜合型電子系統EDA集成開發環境
1.3.4 電子系統EDA集成開發環境比較分析
1.4 常用EDA工具
1.4.1 硬件描述語言VHDL
1.4.2 EDA技術的常用工具
本章小結
本章習題
第2章 PLD及編程開發技術
2.1 PLD概述
2.2 PLD的基本結構
2.2.1 組合邏輯與時序邏輯的邏輯函數表達式
2.2.2 PLD的基本模型
2.3 PAL和GAL器件的基本結構
2.3.1 PAL器件的基本結構
2.3.2 GAL器件的基本結構
2.4 CPLD的基本結構
2.4.1 Xilinx公司XC7300系列的結構
2.4.2 Ahera公司MAXT000系列的結構
本章小結
本章習題
第3章 數字系統EDA開發工具
3.1 MAX+plusⅡ概述
3.1.1 MAX+plusⅡ簡介
3.1.2 MAX+plusⅡ的菜單欄和工具欄
3.2 MAX+plusⅡ的基本操作
3.2.1 MAX+plusⅡ的安裝及初次設置
3.2.2 MAX+plusⅡ的設計流程
3.3 MAX+plusⅡ的原理圖輸入設計法
3.3.1 設計項目的建立——頂層采用原理圖設計輸入法
3.3.2 設計項目的編譯與適配
3.3.3 設計項目的仿真與時序分析
3.3.4 設計項目編程/適配
3.4 MAX+plusⅡ的文本輸入設計法
3.5 MAX+plusⅡ的波形輸入設計法
3.6 MAX+plusⅡ的層次化設計法
本章小結
本章習題
第4章 硬件描述語言VHDL
4.1 VHDL概述
4.1.1 VHDL的特點
4.1.2 VHDL與VerilogHDL、ABEL的比較
4.2 VHDL程序的結構
4.2.1 實體
4.2.2 結構體
4.2.3 庫
4.2.4 程序包
4.2.5 配置
4.3 VHDL的語言要素
4.3.1 VHDL的文字規則
4.3.2 VHDL的數據對象
4.3.3 數據類型
4.3.4 類型轉換
4.3.5 運算操作符
4.4 VHDL的基本描述語句
4.4.1 順序語句
4.4.2 并行語句
4.4.3 其他語句
4.4.4 屬性語句
本章小結
本章習題
第5章 VHDL程序設計基礎
第6章 EWB應用基礎
第7章 EWB在電路分析中的應用
第8章 EWB電路設計仿真
第9章 Protel99電路設計仿真
第10章 課程實訓
參考文獻
主題書展
更多
主題書展
更多書展今日66折
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大,除封面破損、內頁脫落等較嚴重的狀態,其餘商品將正常出貨。
特別提醒:部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供,需以QR CODE 連結至當地網站註冊“並通過驗證程序”,方可下載使用。
無現貨庫存之簡體書,將向海外調貨:
海外有庫存之書籍,等候約45個工作天;
海外無庫存之書籍,平均作業時間約60個工作天,然不保證確定可調到貨,尚請見諒。
為了保護您的權益,「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨,請在商品鑑賞期內寄回,且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。