滿額折
商品簡介
目次
相關商品
商品簡介
《數字系統邏輯設計技術》系統地闡述了數字系統中邏輯電路的分析與設計的方法和技巧，以及常用的邏輯器件在數字設計中的應用。全書內容有三部分，共分九章。第一部分介紹數字邏輯設計基礎知識。第二部分介紹中、小規模集成電路的組合邏輯、時序邏輯分析與設計。第三部分介紹大規模集成電路邏輯部件和應用。《數字系統邏輯設計技術》內容充實，系統性強，并配有一定的實用例題和習題，力求理論聯系實際。
《數字系統邏輯設計技術》可作為大專院校計算機、電子及自動控制專業本科生的教材，也可作為相關專業工程技術人員的參考書。
《數字系統邏輯設計技術》可作為大專院校計算機、電子及自動控制專業本科生的教材，也可作為相關專業工程技術人員的參考書。
目次
第一章 數制與編碼
1.1 進位計數制
1.2 數制轉換
1.3 數的原碼，反碼及補碼表示
1.4 定點數和浮點數
1.5 編碼
第二章 基本邏輯器件
2.1 三種基本邏輯運算
2.2 邏輯門電路
第三章 布爾代數基礎
3.1 布爾代數的基本公式和規則
3.2 邏輯函數的性質
3.3 邏輯函數的化簡
第四章 邏輯電路的分析
4.1 組合邏輯電路的一般分析方法
4.2 常用組合邏輯單元電路分析
第五章 組合邏輯電路的設計
5.1 組合邏輯電路設計的一般方法
5.2 組合邏輯設計中的實際問題
5.3 組合邏輯電路設計舉例
5.4 采用中規模集成電路的組合邏輯設計
第六章 實現記憶的基本電子器件
6.1 基本型觸發器
6.2 鐘控觸發器
6.3 主從觸發器
6.4 維持——阻塞觸發器
6.5 邊沿觸發器
6.6 觸發器類型的轉換
6.7 觸發器的應用舉例
第七章 時序電路的分析
7.1 時序邏輯電路基本概念
7.2 時序電路的描述——狀態表和狀態圖
7.3 時序電路的分析及舉例
第八章 時序邏輯電路的設計
8.1 時序電路設計方法概述
8.2 同步時序電路的設計
8.3 脈沖異步時序電路的設計
8.4 電平異步時序電路的設計
8.5 邏輯電路的競爭與險象
第九章 可編程序邏輯器件PLD
9.1 可編程序邏輯器件PLD電路表示法
9.2 可編程只讀存儲器RPOM
9.3 可編程邏輯陣列PLA
9.4 可編程陣列邏輯PAL
9.5 通用陣列邏輯GAL
習題
1.1 進位計數制
1.2 數制轉換
1.3 數的原碼，反碼及補碼表示
1.4 定點數和浮點數
1.5 編碼
第二章 基本邏輯器件
2.1 三種基本邏輯運算
2.2 邏輯門電路
第三章 布爾代數基礎
3.1 布爾代數的基本公式和規則
3.2 邏輯函數的性質
3.3 邏輯函數的化簡
第四章 邏輯電路的分析
4.1 組合邏輯電路的一般分析方法
4.2 常用組合邏輯單元電路分析
第五章 組合邏輯電路的設計
5.1 組合邏輯電路設計的一般方法
5.2 組合邏輯設計中的實際問題
5.3 組合邏輯電路設計舉例
5.4 采用中規模集成電路的組合邏輯設計
第六章 實現記憶的基本電子器件
6.1 基本型觸發器
6.2 鐘控觸發器
6.3 主從觸發器
6.4 維持——阻塞觸發器
6.5 邊沿觸發器
6.6 觸發器類型的轉換
6.7 觸發器的應用舉例
第七章 時序電路的分析
7.1 時序邏輯電路基本概念
7.2 時序電路的描述——狀態表和狀態圖
7.3 時序電路的分析及舉例
第八章 時序邏輯電路的設計
8.1 時序電路設計方法概述
8.2 同步時序電路的設計
8.3 脈沖異步時序電路的設計
8.4 電平異步時序電路的設計
8.5 邏輯電路的競爭與險象
第九章 可編程序邏輯器件PLD
9.1 可編程序邏輯器件PLD電路表示法
9.2 可編程只讀存儲器RPOM
9.3 可編程邏輯陣列PLA
9.4 可編程陣列邏輯PAL
9.5 通用陣列邏輯GAL
習題
今日66折
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。