單片機原理與技術（簡體書）

本書系統介紹了80C51系列單片機的基本工作原理、接口及應用技術。主要包括計算機基礎知識、80C51單片機的體系結構、存儲器，指令系統、匯編語言程序設計、並行端口、總線與時序、中斷、定時器/計數器、串行通信、抗干擾技術和單片機系統設計等內容。
本書可作為高等院校信息工程、通信工程、電氣工程、自動化、計算機應用、機電等專業的教材。

周明德，教授，1959年畢業于清華大學計算機專業。畢業后留校。講授過“脈沖技術”、“微型計算機原理及應用”等課程。在全國普及微型計算機的高潮中，應邀在全國各地講授了數十次“微型計算機原理”課程，并製作了錄像帶，在各地播放，受到了極高的評價，為普及微型計算機起了重大作用。曾任中國計算機技術服務公司總工程師，為電子部有突出貢獻專家，享受政府津貼。
主持了國家“八五”、“九五”重點科技攻關項目”國產操作系統開發”，任副總設計師。此項目獲電子部科技進步特等獎，國家科技進步二等獎。
著有《微型計算機系統原理及應用》、《64位微處理器應用編程》、《64位微處理器系統編程》、《UNIX/Linux核心》等書，共約三百余萬字。累計發行三百余萬冊。

第1章 概述
1.1 計算機基礎
1.1.1 計算機的基本結構
1.1.2 常用的名詞術語和二進制編碼
1.1.3 指令程序和指令系統
1.1.4 初級計算機
1.1.5 簡單程序舉例
1.1.6 尋址方式
1.1.7 微型機的體系結構
1.2 計算機軟件
1.2.1 系統軟件
1.2.2 應用軟件
1.2.3 支撐（或稱為支持）軟件
1.3 80C51體系結構概要
1.3.1 80C51簡介
1.3.2 80C51單片機的CPU結構
習題
第2章 存儲器
2.1 存儲器
2.1.1 讀寫存儲器（RAM）
2.1.2 只讀存儲器（ROM）
2.2 80C51中的存儲器組織的特點
2.3 程序存儲器
2.4 數據存儲器
2.4.1 外部數據存儲器空間
2.4.2 內部數據存儲器
2.4.3 堆棧
2.4.4特殊功能寄存器空間
習題
第3章 MCS-51指令系統
3.1 程序狀態字
3.2 尋址方式
3.2.1 立即尋址
3.2.2 寄存器尋址
3.2.3 直接尋址
3.2.4 隱含尋址
3.2.5 間接尋址
3.2.6 變址尋址
3.3 數據傳送
3.3.1 指令中的常用符號
3.3.2 內部RAM
3.3.3 外部RAM
3.3.4 查找表
3.4 算術指令
3.5 邏輯指令
3.6 布爾指令
3.7 跳轉指令
3.7.1 無條件跳轉指令
3.7.2 子程序調用與返回指令
3.7.3 條件跳轉指令
3.8 MCS-51指令集小結
3.8.1 指令對標志位的影響
3.8.2 指令集小結
習題
第4章 匯編語言程序設計
4.1 匯編語言的格式
4.2 語句行的構成
4.2.1 標記
4.2.2 符號
4.2.3 表達式
4.2.4 語句
4.3 指示性語句
4.3.1 符號定義語句
4.3.2 存儲空間初始化語句
4.3.3 起始語句
4.3.4 結束語句
4.4 匯編語言程序設計及舉例
4.4.1 算術運算程序設計（直線運行程序）
4.4.2 分支程序設計
4.4.3 循環程序設計
4.4.4 字符串處理程序設計
4.4.5 碼轉換程序設計
習題
第5章 80C51的並行端口
5.1 80C51的引腳功能
5.2 基本輸入/輸出功能
5.2.1 80C51與I/0設備之間的接口信息
5.2.2 輸出
5.2.3 輸入
5.3 簡單的人機接口
5.3.1 非編碼鍵盤
5.3.2 7段LED顯示
5.4 80C51並行端口的特點
5.4.1 並行端口的內部結構
5.4.2 並行端口的工作原理
5.4.3 並行端口的操作指令
5.4.4 各個並行端口的個性差異
5.4.5 並行端口特性小結
5.5 CPU與外設間數據傳送的方式
5.5.1 查詢傳送方式
5.5.2 中斷傳送方式
習題
第6章 80C51的總線、時序與總線擴展
6.1 總線
6.1.1 引言
6.1.2 80C51的總線概念
6.2 80C51的時序
6.2.1 機器周期
6.2.2 外擴ROM的時序圖
6.2.3 外擴RAM的時序圖
6.3 擴展並行的I/O端口
6.3.1 利用並行總線擴展
6.3.2 8255A可編程並行I/O接口
6.3.3 8155可編程並行U0接口
6.4 80C51與D/A轉換器的接口
6.5 A/D轉換電路與80C51的接口
6.5.1 概述
6.5.2 8位A/D轉換器ADC0809與MCS-51單片機接口電路
6.6 80C51的復位
6.6.1 上電復位
6.6.2 復位電路設計
6.7 省電方式
6.7.1 CHMOS電源減少方式
6.7.2 電源下降方式
6.7.3 電源下降方式的使用
實例
習題
第7章 中斷
7.1 引言
7.1.1 為什麼要用中斷
7.1.2 中斷源
7.1.3 中斷系統的功能
7.2 最簡單的中斷情況
7.2.1 CPU響應中斷的條件
7.2.2 CPU對中斷的響應
7.3 80C51中的中斷結構
7.3.1 中斷啟用
7.3.2 中斷優先權
7.3.3 中斷如何處理
7.3.4 80C51中與中斷相關的寄存器
7.3.5 外部中斷
7.3.6 響應時間
7.4 中斷處理中需要考慮的一些問題
7.5 單步操作
習題
第8章 定時器/計數器
8.1 定時器與定時器1的特性
8.2 與定時器0和定時器1相關的寄存器
8.3 T0和T1模塊的電路結構與工作原理
8.3.1 循環累加計數寄存器
8.3.2 脈沖源選擇電路
8.3.3 脈源控制電路
8.4 定時器/計數器的4種工作方式
8.5 定時器2
8.6 定時器/計數器的初始化編程與應用舉例
習題
第9章 串行通信及80C51中的串行端口
9.1 串行通信
9.1.1 概述
9.1.2 串行接口標準EIA RS-232C接口
9.1.3 串行通信組網方式
9.2 80C51中的通用同步/異步收/發器USART模塊
9.2.1 引言
9.2.2 USART模塊相關的寄存器
9.2.3 USART模塊的電路結構
9.2.4 USART模塊的工作原理
9.2.5 多機通信的實現原理
9.2.6 UART接口的擴充方法和設計技巧
9.2.7 波特率與波特率發生器
9.2.8 80C5 1 USART的應用舉例
習題
第10章抗干擾技術
10.1 引言
10.1.1 干擾的來源
10.1.2 干擾的分類
10.2 電源系統干擾
10.2.1 電源系統的組成
10.2.2 電源系統的一般抗干擾技術
10.2.3 開關電源的抗干擾技術
10.2.4 電源系統的異常保護法抗干擾
10.3 總線的抗干擾設計
10.3.1 控制器接口的抗干擾措施
10.3.2 存儲器部分噪聲的抑制
10.3.3 系統裝配的抗干擾設計
10.4 接口電路抗干擾設計
10.4.1 概述
10.4.2 前向通道抗干擾技術
10.4.3 多路開關及其抗干擾設計
10.4.4 隔離放大器
10.4.5 V/F變換器
10.5 軟件的抗干擾設計
10.5.1 概述
10.5.2 本質可靠性程序設計
10.5.3 數字量I/0通道中的軟件抗干擾
10.5.4 軟件執行過程中的抗干擾設計技術
10.5.5 程序運行中的數據保護
10.5.6 故障的恢復處理
10.5.7 軟件容錯技術
10.5.8 數字濾波技術
習題
第11章 單片機系統設計
11.1 單片機控制系統設計的要求和步驟
11.1.1 系統設計的基本要求
11.1.2 系統設計的特點
11.1.3 確定系統總體控制方案
11.1.4 建立數學模型和確定控制算法
11.1.5 單片機和接口電路的選擇
11.1.6 系統總體設計
11.2 設計舉例——單片機控制交流變頻調速系統
11.2.1 系統組成與工作原理
11.2.2 系統硬件設計
11.2.3 系統軟件設計
11.2.4 系統抗干擾措施
習題
參考文獻