微處理器體系結構（簡體書）

本書是一本系統介紹各種類型微處理器體系結構的教材。作者從與傳統的微處理器教材不同的視角，根據自身多年的設計實踐與教學經驗，全面探討了包括隨機邏輯體系結構、MSPARC隨機邏輯結構、微碼體系結構和流水線體系結構等在內的多種微處理器體系結構的特性，以及它們在軟硬件設計方面所面臨的各種問題，在相應章節給出了各類微處理器的VHDL代碼以及其行為驗證實驗，供讀者借助電子設計自動化（EDA）工具進行實際仿真模擬實踐。本書配有相關習題，方便讀者復習每章出現的概念，從而使讀者能逐步掌握書中內容并快速地開始設計。
本書適合作為高等院校集成電路設計相關專業工程碩士的教材，并可以作為微處理器硬件與軟件設計相關專業高年級本科生和研究生的教材。

叢書序
前言
第1章　引言
1.1 電子技術及計算機的發展
1.1.1 計算機體系結構的歷史回顧
1.1.2 微電子學的成長與處理器的發展
1.1.3 現代計算機的分類
1.2 微處理器體系結構簡介
1.2.1 隨機邏輯體系結構
1.2.2 微碼體系結構
1.2.3 流水線體系結構
1.3 習題
第2章　隨機邏輯體系結構
2.1 隨機邏輯體系結構的特點
2.1.1 邏輯門的最小化
2.1.2 優化硬件時序以增強性能
2.1.3 限制于采用簡單的指令集
2.2 隨機邏輯體系結構的操作
2.2.1 取指令操作
2.2.2 執行指令操作
2.3 使用時序方法以增強隨機邏輯體系結構的性能
2.3.1 隨機邏輯體系結構中的取指時鐘周期及執行時鐘周期
2.3.2 使用不同長度的單個時鐘周期
2.3.3 使用不同數目的多個時鐘周期
2.3.4 時序方法的性能分析
2.4 MSPARC的指令集
2.4.1 隨機邏輯體系結構指令集的設計
2.4.2 MSPARC的指令集
2.5 性能分析
2.6 習題
第3章 MSPARC隨機邏輯結構的VHDL模擬模型
3.1 配置模塊
3.2　頂層系統模塊
3.3　CPU模塊
3.3.1　控制單元模塊
3.3.2　寄存器堆及其他模塊
　3.4　ROM模塊
　3.5　VHDL模型的仿真
3.5.1　VHDL模型仿真的指令流
3.5.2　仿真結果
　3.6　實驗1：隨機邏輯結構CPU的設計和驗證
3.6.1　簡介
3.6.2　設定工具環境
3.6.3 隨機邏輯結構CPU的設計信息
3.6.4　驗證設計
　3.7　實驗2：執行指令的仿真操作
3.7.1 簡介
3.7.2　驗證實驗1：設置寄存器指令的仿真操作
3.7.3　驗證實驗2：ALU與邏輯指令的仿真操作
3.7.4　驗證實驗3：存儲器訪問指令的仿真操作
　3.8 習題
第4章　微碼體系結構
　4.1　微碼體系結構的特點
　4.2　微碼機器操作
4.2.1　具有單一數據總線、3個寄存器、與使用直接尋址的微碼機器
4.2.2　具有4個寄存器使用索引尋址的微碼機
　4.3　微碼結構與隨機邏輯結構的比較
4.3.1 指令集的改變導致不同的硬件設計開銷
4.3.2　兩種結構的性能比較
4.3.3　現代微碼機器的應用
　4.4 習題
第5章　流水線體系結構
　5.1　流水線體系結構的特性
　5.2　流水線結構的操作
5.2.1 四階段流水線的操作
5.2.2 流水線結構與微碼結構的比較
5.2.3　流水線階段與超流水線階段的比較
5.2.4　可視化的流水線階段
　5.3 MINI—SPARC流水線結構的VHDL模擬模型
　……
第6章 流水線結構的沖突
第7章 Cache（高速緩沖存儲器）
第8章 虛擬存儲器
第9章 超標量體系結構
第10章 用軟件編譯輔助改善硬件性能
附錄A
附錄B