數字邏輯設計(第二版)(附光碟)(簡體書)
商品資訊
系列名:計算機系列教材
ISBN13:9787302280323
出版社:清華大學出版社(大陸)
作者:薛宏熙; 胡秀珠
出版日:2012/07/01
裝訂/頁數:平裝/332頁
附件:附光碟
商品簡介
作者簡介
名人/編輯推薦
目次
書摘/試閱
相關商品
商品簡介
《計算機系列教材:數字邏輯設計(第2版)》的特點是引入了電子設計自動化(ElectronicDesignAutomation,EDA)工具和硬件描述語言VHDL,使理論教學和上機實踐相結合,使學習基本原理和掌握設計方法相結合。從教學改革的角度看,這種教學實踐實現了學校教育和產業界接軌,實現了教材和教學方法的與時俱進。
全書共分8章和2個附錄。第1章是邏輯電路導論;第2章介紹門電路的物理實現和特性;第3~4章介紹各種組合邏輯電路及其優化實現;第5章介紹觸發器和寄存器;第6章介紹同步時序電路;第7章介紹異步時序電路;第8章以實例介紹數字系統的特點和設計方法。附錄A介紹EDA工具QuartusⅡ,附錄B介紹硬件描述語言VHDL。《計算機系列教材:數字邏輯設計(第2版)》所附光盤中包含了EDA軟件QuartusⅡ9.0網絡版、PPT形式的課件以及本書中所涉及的VHDL代碼。作者將習題解答放置在清華大學出版社網站,教師向出版社提供身份證明後可免費下載。
《計算機系列教材:數字邏輯設計(第2版)》可作為高等院校計算機、自動化、電子工程及相關專業“數字邏輯”課程的教材,也可作為從事相關工作的工程技術人員的參考書。·
全書共分8章和2個附錄。第1章是邏輯電路導論;第2章介紹門電路的物理實現和特性;第3~4章介紹各種組合邏輯電路及其優化實現;第5章介紹觸發器和寄存器;第6章介紹同步時序電路;第7章介紹異步時序電路;第8章以實例介紹數字系統的特點和設計方法。附錄A介紹EDA工具QuartusⅡ,附錄B介紹硬件描述語言VHDL。《計算機系列教材:數字邏輯設計(第2版)》所附光盤中包含了EDA軟件QuartusⅡ9.0網絡版、PPT形式的課件以及本書中所涉及的VHDL代碼。作者將習題解答放置在清華大學出版社網站,教師向出版社提供身份證明後可免費下載。
《計算機系列教材:數字邏輯設計(第2版)》可作為高等院校計算機、自動化、電子工程及相關專業“數字邏輯”課程的教材,也可作為從事相關工作的工程技術人員的參考書。·
作者簡介
薛宏熙,清華大學計算機系教授。1962年畢業於清華大學自動控制系,畢業後在清華大學任教,其中1985年至1986年作為訪問學者在加拿大多倫多大學進修。研究方向為數字系統設計自動化,包括模擬、邏輯綜合、高層次綜合、形式驗證、軟硬件協同設計、系統芯片設計工具研究等。講授過的課程有數字邏輯、計算機原理、計算機系統結構、數字系統自動設計、VHDL與集成電路設計等。出版著作有《數字系統計算機輔助設計》、《數字系統設計自動化》、《計算機組成與設計》等。譯著有《VHDL簡明教程》、《用VHDL設計電子線路》、《數字邏輯與VHDL設計》等
。胡秀珠,清華同方股份有限公司高級工程師。1964年畢業幹清華大學自動控制系,畢業後在北京理工大學任教,1981年調到清華大學計算機系,1997年加入清華同方計算機公司。主要從事電子產品;網絡系統和控制系統的研發、設計。在用EDA工具設計中、大規模集成電路方面,積累了豐富的經驗和實例。出版著作有《計算機組成與設計》等。·
。胡秀珠,清華同方股份有限公司高級工程師。1964年畢業幹清華大學自動控制系,畢業後在北京理工大學任教,1981年調到清華大學計算機系,1997年加入清華同方計算機公司。主要從事電子產品;網絡系統和控制系統的研發、設計。在用EDA工具設計中、大規模集成電路方面,積累了豐富的經驗和實例。出版著作有《計算機組成與設計》等。·
名人/編輯推薦
《計算機系列教材:數字邏輯設計(第2版)》獲普通高等教育“十一五”國家級規劃教材,可作為高等院校計算機、自動化、電子工程及相關專業“數字邏輯”課程的教材,也可作為從事相關工作的工程技術人員的參考書。
目次
第1章 邏輯電路導論
1.1 開關電路數學表示方法初步
1.1.1 真值表
1.1.2 二進制編碼
1.1.3 真值表的常見形式
1.1.4 分析與綜合
1.2 邏輯代
1.2.1 邏輯代數的基本運算
1.2.2 邏輯函數
1.2.3 邏輯代數的基本公式和運算
1.3 用與門、或門和非門進行邏輯綜合
1.4 公式法化簡邏輯函數
1.5 卡諾圖
1.5.1 卡諾圖是真值表的圖形表示
1.5.2 用卡諾圖化簡邏輯函數
1.5.3 概念提升
1.6 邏輯函數的標準形式
1.6.1 函數的“積之和”表達式
1.6.2 函數的“和之積”表達式
1.6.3 兩種表達形式的互換
1.6.4 包含無關項的邏輯函數的化
1.7 表格法化簡邏輯函數
1.7.1 求質蘊含項集合
1.7.2 求最小覆蓋
1.7.3 表格法小結
1.8 解題示例
【本章小結】
【習題】
第2章 數字集成電路的基本元件--門電路
2.1 概述
2.2 TT集成門電路
2.2.1 TT與非門簡介
2.2.2 TT與非門的外特性及其參數
2.2.3 集電極開路的與非門
2.2.4 TT三態門
2.3 MOS場效應晶體管
2.4 MOS門電路
2.4.1 NMOS門電路
2.4.2 CMOS門電路
2.4.3 其他類型的CMOS門電路
2.4.4 CMOS邏輯門電性能分析
2.4.5 不同類型邏輯門的配合問題
2.5 74系列中小規模集成電路芯片
2.6 可編程邏輯器件
2.6.1 可編程邏輯陣列PA
2.6.2 可編程陣列邏輯PA和GA
2.6.3 複雜可編程器件
2.6.4 現場可編程門陣列
2.6.5 可編程開關的物理實現
2.6.6 CPD和FPGA特點比較
【本章小結】
【習題】
第3章 組合邏輯電路的優化實現
3.1 組合邏輯電路的特點與優化實現
3.2 單輸出函數和多輸出函數
3.2.1 多輸出函數的化簡
3.2.2 多輸出函數的優化實現
3.2.3 用EDA工具優化實現組合邏輯電路示例
3.3 多級邏輯電路的綜合
3.3.1 提取公因子
3.3.2 功能分解
3.4 組合邏輯電路積木塊
3.4.1 多路選擇器
……
第4章 數的表示方法和算術運算電路
第5章 鎖存器、觸發器和寄存器
第6章 同步時序電路
第7章 異步時序電路
第8章 數字系統設計
附錄A EDA工具QuartusⅡ簡介
附錄B 硬件描述語言VHD簡介
參考文獻·
1.1 開關電路數學表示方法初步
1.1.1 真值表
1.1.2 二進制編碼
1.1.3 真值表的常見形式
1.1.4 分析與綜合
1.2 邏輯代
1.2.1 邏輯代數的基本運算
1.2.2 邏輯函數
1.2.3 邏輯代數的基本公式和運算
1.3 用與門、或門和非門進行邏輯綜合
1.4 公式法化簡邏輯函數
1.5 卡諾圖
1.5.1 卡諾圖是真值表的圖形表示
1.5.2 用卡諾圖化簡邏輯函數
1.5.3 概念提升
1.6 邏輯函數的標準形式
1.6.1 函數的“積之和”表達式
1.6.2 函數的“和之積”表達式
1.6.3 兩種表達形式的互換
1.6.4 包含無關項的邏輯函數的化
1.7 表格法化簡邏輯函數
1.7.1 求質蘊含項集合
1.7.2 求最小覆蓋
1.7.3 表格法小結
1.8 解題示例
【本章小結】
【習題】
第2章 數字集成電路的基本元件--門電路
2.1 概述
2.2 TT集成門電路
2.2.1 TT與非門簡介
2.2.2 TT與非門的外特性及其參數
2.2.3 集電極開路的與非門
2.2.4 TT三態門
2.3 MOS場效應晶體管
2.4 MOS門電路
2.4.1 NMOS門電路
2.4.2 CMOS門電路
2.4.3 其他類型的CMOS門電路
2.4.4 CMOS邏輯門電性能分析
2.4.5 不同類型邏輯門的配合問題
2.5 74系列中小規模集成電路芯片
2.6 可編程邏輯器件
2.6.1 可編程邏輯陣列PA
2.6.2 可編程陣列邏輯PA和GA
2.6.3 複雜可編程器件
2.6.4 現場可編程門陣列
2.6.5 可編程開關的物理實現
2.6.6 CPD和FPGA特點比較
【本章小結】
【習題】
第3章 組合邏輯電路的優化實現
3.1 組合邏輯電路的特點與優化實現
3.2 單輸出函數和多輸出函數
3.2.1 多輸出函數的化簡
3.2.2 多輸出函數的優化實現
3.2.3 用EDA工具優化實現組合邏輯電路示例
3.3 多級邏輯電路的綜合
3.3.1 提取公因子
3.3.2 功能分解
3.4 組合邏輯電路積木塊
3.4.1 多路選擇器
……
第4章 數的表示方法和算術運算電路
第5章 鎖存器、觸發器和寄存器
第6章 同步時序電路
第7章 異步時序電路
第8章 數字系統設計
附錄A EDA工具QuartusⅡ簡介
附錄B 硬件描述語言VHD簡介
參考文獻·
書摘/試閱
2.5 74系列中小規模集成電路芯片
20世紀80年代之前,集成電路技術還處于中小規模時代,為了向客戶提供標準化的產品,集成電路制造商采用了協商一致的技術規范,74系列就是這樣一個技術標準。設計者從74系列中選擇適當型號的產品,在印制電路板上集成自己的數字系統。
對于74系列的某一特定芯片,采用不同的技術時會有不同的變體。例如74LSOO采用的是TTL邏輯;74HC00采用的是CMOS技術。
當前集成電路技術已經進入超大規模時代,用中小規模芯片構建數字系統已經沒有實用價值,因此本書不詳細介紹74系列產品。但是,某些EDA工具為了照顧習慣使用74系列產品的設計者,在其元件庫中還提供74系列元件,這正是本節提供74系列有關信息的原因。
2.6 可編程邏輯器件
20世紀70年代出現了可編程邏輯器件(Programmable Logic Device,PLD),其中包含著許多邏輯門,并且這些邏輯門之間的連接關系是可變的(即可編程)。從PLD制造商的觀點看,它出廠的產品是批量生產的通用產品。從數字系統設計者的觀點看,它可通過使用EDA工具將PLD中的邏輯門適當地連接起來,形成自己所需的專用電路。不用求助于集成電路制造商,設計者在實驗室里即可生成自己所需的專用集成電路,這一優點無疑對設計者具有巨大的吸引力。
隨著集成電路技術的發展,PLD器件的規模日益增大,功能越來越強,經歷了從簡單PLD(simple PLD,SPLD)到復雜PLD(complex PLD,CPLD)的過程。我們將沿著SPLD到CPLD的順序,逐步深入地介紹PLD的基本原理與結構。
主題書展
更多
主題書展
更多書展今日66折
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大,除封面破損、內頁脫落等較嚴重的狀態,其餘商品將正常出貨。
特別提醒:部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供,需以QR CODE 連結至當地網站註冊“並通過驗證程序”,方可下載使用。
無現貨庫存之簡體書,將向海外調貨:
海外有庫存之書籍,等候約45個工作天;
海外無庫存之書籍,平均作業時間約60個工作天,然不保證確定可調到貨,尚請見諒。
為了保護您的權益,「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨,請在商品鑑賞期內寄回,且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。