基於FPGA的FFT處理系統的研究與應用（簡體書）

《基於FPGA的FFT處理系統的研究與應用》主要介紹基於FPGA的FFT處理系統的設計原理、開發方法和技術細節，總結了作者多年工程項目的開發經驗。全書共7章，第1～2章為基礎知識部分，介紹FFT算法原理和項目開發環境；第3～7章為應用實例部分，分別詳細講解了基於FPGA的一維單核FFT處理器、多核FFT處理器的設計方法，利用一維FFT設計基於FPGA的OFDM系統基帶數據傳輸部分，基於SOPC實現二維FFT處理器，利用二維FFT實現基於FPGA的盲圖像復原。書中硬件和軟件設計分別採用了硬件描述語言和C語言，讀者需要具有一定的編程開發基礎。
《基於FPGA的FFT處理系統的研究與應用》適合高等院校計算機科學與技術、電子工程、通信工程等相關專業高年級本科生、研究生學習，也可供從事FPGA設計與開發的科研人員參考。．

《基于FPGA的FFT處理系統的研究與應用》適合高等院校計算機科學與技術、電子工程、通信工程等相關專業高年級本科生、研究生學習，也可供從事FPGA設計與開發的科研人員參考。

前言
第1章 FFT算法原理與實現
1.1 引言
1.2 FFT算法原理
1.2.1 DFT算法簡介
1.2.2 離散傅裡葉變換的性質
1.2.3 頻率域抽樣理論
1.2.4 DFT的應用舉例
1.2.5 FFT/IFFT算法原理
1.2.6 進一步減少運算量的措施
1.2.7 二維FFT／IFFT算法原理
1.2.8 二維傅裡葉變換的基本性質
1.3 FFT硬件實現現狀

第2章 項目開發環境介紹
2.1 軟件平臺
2.1.1 硬件開發工具Quartus Ⅱ 8.0
2.1.2 仿真工具ModelSim
2.1.3 集成開發環境Nios Ⅱ IDE8.0
2.1.4 數值計算與仿真測試工具MATLAB
2.2 硬件平臺
2.2.1 DE2平臺簡介
2.2.2 DE2平臺的原理
2.2.3 DE2平臺的開發環境
2.2.4 DE2開發板測試說明

第3章 基於FPGA的一維單核FFT處理器的設計與實現
3.1 基於CORDIC算法實現FFT處理器
3.1.1 CORDIC算法原理
3.1.2 FFT處理器的設計與實現
3.1.3 系統綜合與仿真測試
3.2 使用DSPB uilder設計FFT處理器
3.2.1 DSPB uilder簡介
3.2.2 FFT模型的建立
3.2.3 FFT模型的實現
3.2.4 系統綜合與仿真測試
3.3 基於Altera FFT兆核函數的設計與實現
3.3.1 FFT兆核函數的設計
3.3.2 FFT兆核函數8.0仿真
3.4 小結

第4章 基於FPGA的一維多核FFT處理器的設計與實現
4.1 設計思路與原理
4.1.1 設計背景
4.1.2 實現途徑
4.1.3 總體結構設計
4.2 詳細設計
4.2.1 系統工作流程
4.2.2 系統時鐘分析
4.2.3 地址發生器
4.2.4 地址流水線
4.2.5 輻角發生器
4.2.6 RAM存儲器
4.2.7 數據轉換
4.2.8 其他
4.3 系統綜合與仿真測試
4.4 小結

第5章 一維FFT應用實例——基於FPGA的OFDM系統基帶數據傳輸部分的設計與實現
5.1 0FDM技術簡介
5.1.1 0FDM技術的發展
5.1.2 0FDM技術的特點
5.2 0FDM系統基本原理
5.2.1 0FDM子載波的正交性
5.2.2 基於DFT的OFDM系統數學模型
5.2.3 0FDM系統的基本模型
5.2.4 0FDM系統的相關技術
5.3 0FDM系統整體設計
……
第6章 基於SOPC的二維FFT處理器的設計與實現
第7章 二維FFT應用實例——基於FPGA的盲圖像復原
附錄
參考文獻．

（1）擴展編譯器的功能：開發并行編譯器，發現程序中能并行的部分，并將其直接編譯成對應的并行程序來快速運行。
（2）擴展串行的編程語言：用增加函數調用和編譯指令的方式表達底層語言并使其變為并行程序；利用現存的函數庫創建和結束并行的線程，有些函數還提供了實現線程間同步與通信的功能。
（3）創造并行編程模型：建立新的并行編程模型，創建支持該模型的并行編譯器，使應用程序能夠和多核平臺架構很好地結合。
如何能做到正確地分配、組織和調度任務，使多核處理器的性能發揮到極致，是程序開發人員和系統開發人員面臨的問題，同時也是人們對多核處理器的要求。這個問題可以由軟件和硬件協作來解決，這需要從任務調度、中斷分配和資源共享等多個方面考慮。
由于FPGA擁有大規模、高集成度、高可靠性等優點，所以它為運算量大且算法規整的FFT處理器提供了最佳的解決方案。利用FPGA中集成的大量硬件乘法器和塊存儲器，可以設計高性能的FFT處理器，解決信號處理中因FFT算法運算速度慢而影響整個系統實時性的問題。利用FPGA的豐富資源，還可以實現電子信號處理的一些相關算法，僅僅輸出信號的特征參數，方便后端的DSP等處理器做進一步分析。這樣，就大大提高了處理器的實時處理能力，減小了整個處理板的面積。無論在速度、體積方面，還是在設計的靈活性上，FPGA都能適應現代電子信號處理系統的要求。基于FPGA的信號處理機，能夠充分發揮FPGA硬件資源豐富的優勢，易于實現并行處理，從而大幅度提高系統的處理速度與可靠性。
4.1.2實現途徑
雙核FFT系統使用的基礎硬件模塊和單核FFT系統基本相同，主要由存儲模塊（RAM）、輻角發生器模塊（Angle Generator）、地址發生器模塊（AddressGenerator）、數據流水線模塊（Data Pipeline）、控制模塊（Control Block）、地址流水線模塊（Address Pipeline）、CORDIC模塊（CORDIC Block）和浮點運算模塊（Floatin9—Point Calculator）共8個模塊組成。
設計高性能多核FFT處理器的關鍵在于用盡可能少的資源取得盡可能快的處理速度和盡可能高的處理精度，以滿足系統對FFT處理器的需求。FFT算法的性能通常通過計算量來衡量，但是在用硬件設計高性能FFT處理器時，硬件資源和結構復雜度往往是更需要考慮的問題。高性能FFT處理器的設計一般包括以下4個關鍵問題。