EDA技術與應用(第4版)（簡體書）

《EDA技術與應用（第4版）》編著者江國強。
本書分為7章，包括EDA技術概述、EDA工具軟件的使用方法、VHDL、VerilogHDL、常用EDA工具軟件、可編程邏輯器件和EDA技術的應用。另外，附錄部分介紹了偉福EDA6000和友晶DE2等，EDA實驗開發系統的使用方法，供具有不同實驗設備的讀者學習或參考。
EDA是當今世界上最先進的電子電路設計技術，它的重要作用逐步被我國的產業界、科技界和教育界認可。本書可作為高等院校工科電子類、通信信息類、自動化類專業“EDA技術”課程的教材，也可供相關專’業的技術人員參考。

第1章EDA技術概述1
1.1EDA技術及發展1
1.2EDA設計流程2
1.2.1設計準備2
1.2.2設計輸入3
1.2.3設計處理3
1.2.4設計校驗4
1.2.5器件編程4
1.2.6器件測試和設計驗證5
1.3硬件描述語言5
1.3.1VHDL5
1.3.2VerilogHDL6
1.3.3AHDL6
1.4可編程邏輯器件6
1.5常用EDA工具7
1.5.1設計輸入編輯器7
1.5.2仿真器8
1.5.3HDL綜合器8
1.5.4適配器（佈局佈線器）8
1.5.5下載器（編程器）9
本章小結9
思考題和習題9
第2章EDA工具軟件的使用方法10
2.1QuartusII軟件的主界面10
2.2QuartusII的圖形編輯輸入法12
2.2.1編輯輸入圖形設計文件12
2.2.2編譯設計文件16
2.2.3仿真設計文件18
2.2.4編程下載設計文件22
2.3QuartusII宏功能模塊的使用方法28
2.3.1設計原理28
2.3.2編輯輸入頂層設計文件28
2.3.3仿真頂層設計文件34
2.3.4圖形文件的轉換35
2.4嵌入式邏輯分析儀的使用方法37
2.4.1打開SignalTapII編輯窗口37
2.4.2調入節點信號38
2.4.3參數設置39
2.4.4文件存盤39
2.4.5編譯與下載39
2.4.6運行分析39
2.5嵌入式鎖相環的設計方法40
2.5.1嵌入式鎖相環的設計40
2.5.2嵌入式鎖相環的仿真43
2.5.3使用嵌入式邏輯分析儀觀察嵌入式鎖相環的設計結果43
2.6設計優化44
2.6.1面積與速度的優化44
2.6.2時序約束與選項設置45
2.6.3Fitter設置45
2.7QuartusII的RTL閱讀器45
本章小結46
思考題和習題47
第3章VHDL48
3.1VHDL設計實體的基本結構48
3.1.1庫、程序包49
3.1.2實體49
3.1.3結構體50
3.1.4配置50
3.1.5基本邏輯器件的VHDL描述51
3.2VHDL語言要素54
3.2.1VHDL文字規則54
3.2.2VHDL數據對象56
3.2.3VHDL數據類型57
3.2.4VHDL的預定義數據類型57
3.2.5IEEE預定義的標準邏輯位和矢量59
3.2.6用戶自定義數據類型方式59
3.2.7VHDL操作符59
3.2.8VHDL的屬性62
3.3VHDL的順序語句63
3.3.1賦值語句64
3.3.2流程控制語句64
3.3.3WAIT語句70
3.3.4ASSERT（斷言）語句71
3.3.5NULL（空操作）語句71
3.4並行語句71
3.4.1PROCESS（進程）語句72
3.4.2塊語句73
3.4.3並行信號賦值語句74
3.4.4子程序和並行過程調用語句76
3.4.5元件例化（COMPONENT）語句78
3.4.6生成語句80
3.5VHDL的庫和程序包82
3.5.1VHDL庫82
3.5.2VHDL程序包83
3.6VHDL設計流程84
3.6.1編輯VHDL源程序84
3.6.2設計8位計數顯示譯碼電路頂層文件86
3.6.3編譯頂層設計文件87
3.6.4仿真頂層設計文件87
3.6.5下載頂層設計文件88
3.7VHDL仿真88
3.7.1VHDL仿真支持語句88
3.7.2VHDL測試平臺軟件的設計90
本章小結94
思考題和習題94
第4章VerilogHDL97
4.1VerilogHDL設計模塊的基本結構97
4.1.1模塊端口定義97
4.1.2模塊內容98
4.2VerilogHDL的詞法100
4.2.1空白符和注釋100
4.2.2常數100
4.2.3字符串101
4.2.4關鍵詞101
4.2.5標識符101
4.2.6操作符101
4.2.7VerilogHDL數據對象105
4.3VerilogHDL的語句107
4.3.1賦值語句107
4.3.2條件語句108
4.3.3循環語句111
4.3.4結構聲明語句113
4.3.5語句的順序執行與並行執行116
4.4不同抽象級別的VerilogHDL模型117
4.4.1VerilogHDL的門級描述118
4.4.2VerilogHDL的行為級描述118
4.4.3用結構描述實現電路系統設計120
4.5VerilogHDL設計流程122
4.5.1編輯VerilogHDL源程序122
4.5.2設計BCD加法器電路頂層文件124
4.5.3編譯頂層設計文件125
4.5.4仿真頂層設計文件125
4.5.5下載頂層設計文件125
4.6VerilogHDL仿真125
4.6.1VerilogHDL仿真支持語句125
4.6.2VerilogHDL測試平臺軟件的設計128
本章小結131
思考題和習題132
第5章常用EDA工具軟件134
5.1ModelSim134
5.1.1ModelSim的圖形用戶交互方式134
5.1.2ModelSim的交互命令方式138
5.1.3ModelSim的批處理工作方式140
5.1.4ModelSim與QuartusII的接口141
5.2QuartusII9.0軟件的使用方法142
5.2.1QuartusII軟件的安裝142
5.2.2QuartusII軟件的主界面144
5.2.3QuartusII的仿真方法145
5.2.4QuartusII宏功能模塊的使用方法149
5.2.5在QuartusII9.0中使用ModelSim仿真151
5.3基於Matlab/DSPBuilder的DSP模塊設計156
5.3.1設計原理157
5.3.2建立Matlab設計模型157
5.3.3Matlab模型仿真162
5.3.4SignalCompiler使用方法164
5.3.5使用ModelSim仿真166
5.3.6硬件實現與測試167
5.3.7DSPBuilder的層次設計169
5.4NiosII嵌入式系統開發軟件169
5.4.1NiosII的硬件開發170
5.4.2調整SDRAM地址177
5.4.3生成NiosII硬件系統177
5.4.4NiosII系統的調試193
5.4.5NiosII的常用組件與編程198
5.4.6SOPC的應用206
5.5Qsys系統集成軟件216
5.5.1Qsys的硬件開發216
5.5.2Qsys系統的編譯與下載220
5.5.3Qsys系統的調試222
本章小結224
思考題和習題225
第6章可編程邏輯器件226
6.1PLD的基本原理226
6.1.1PLD的分類226
6.1.2陣列型PLD229
6.1.3現場可編程門陣列FPGA232
6.1.4基於查找表（LUT）的結構234
6.2PLD的設計技術236
6.2.1PLD的設計方法236
6.2.2在系統可編程技術237
6.2.3邊界掃描技術240
6.3PLD的編程與配置240
6.3.1CPLD的ISP方式編程241
6.3.2使用PC的並口配置FPGA241
6.4Altera公司的PLD系列產品簡介243
6.4.1Altera高端StratixFPGA系列243
6.4.2Altera中端FPGA的Arria系列244
6.4.3Altera低成本FPGA的Cyclone系列245
6.4.4Altera低成本CPLD的MAX系列245
6.4.5Altera硬件拷貝HardCopyASIC系列246
本章小結246
思考題和習題247
第7章EDA技術的應用248
7.1組合邏輯電路設計應用248
7.1.1運算電路設計248
7.1.2編碼器設計249
7.1.3譯碼器設計251
7.1.4數據選擇器設計253
7.1.5數據比較器設計254
7.1.6ROM的設計256
7.2時序邏輯電路設計應用258
7.2.1觸發器設計258
7.2.2鎖存器設計260
7.2.3移位寄存器設計261
7.2.4計數器設計263
7.2.5隨機讀寫存儲器RAM的設計265
7.3基於EDA的數字系統設計267
7.3.1計時器的設計267
7.3.2萬年曆的設計271
7.3.38位十進制頻率計設計275
本章小結281
思考題和習題282
附錄AEDA6000實驗開發系統284
A.1EDA600