名人/編輯推薦
目次
書摘/試閱
相關商品
名人/編輯推薦
《高等學校電子與通信工程類專業"十二五"規劃教材:EDA技術與VHDL設計》可供高等院校電子工程、通信工程、自動化、計算機等相關專業本科生或研究生使用，也可作為相關工程技術人員的參考用書。
目次
第1章EDA技術概述
1.1 EDA技術及其發展
1.1.1 EDA技術的概念
1.1.2 EDA技術的發展
1.2 EDA設計流程
1.2.1 FPGA／CPLD工程設計流程
1.2.2 ASIC工程設計方法及流程
1.3 EDA設計方法
1.4硬件描述語言
1.4.1硬件描述語言的出現和意義
1.4.2 VHDL和Verilog HDL
1.4.3硬件描述語言的發展
1.4.4學習硬件描述語言的要點
1.5常用EDA工具
1.5.1集成EDA工具
1.5.2專用EDA工具
1.5.3 EDA工具的發展趨勢
1.6 IP核與EDA技術的關系
習題
第2章可編程邏輯器件
2.1 可編程邏輯器件概述
2.1.1從rrL到可編程邏輯
2.1.2邏輯元件和PLD內部結構電路的
符號表示
2.1.3 PLD的發展歷程
2.1.4 PLD的分類
2.2典型CPLD和FPGA器件結構
2.2.1 Altera CPLD基本結構
2.2.2 從CPLD至0 FPGA
2.2.3 Altera FPGA器件結構
2.2.4 CPLD與FPGA對比
2.3 CPLD和FPGA的編程與配置
2.3.1 CPLD和FPGA的編程與配置概述
2.3.2 CPLD的編程電路
2.3.3 FPGA的配置電路
2.4典型CPLD和FPGA產品
2.4.1 Xilinx公司的CPLD和FPGA
2.4.2 Altera公司的CPLD和FPGA
2.4.3 Lattice公司的CPLD和FPGA
習題
第3章VHDL語言入門
3.1 VHDL語言概述
3.2兩個簡單的組合電路示例
3.2.1 2選1多路選擇器的設計
3.2.2半加器的設計
3.2.3 VHDL代碼設計基本結構
3.3庫和程序包
3.3.1庫和程序包的種類
3.3.2庫和程序包的使用
3.3.3程序包的定義
3.4實體描述
3.4.1 實體描述語句的結構
3.4.2端口聲明
3.4.3類屬聲明
3.5結構體描述
3.5.1結構體描述語句結構
3.5.2說明語句
3.5.3功能描述語句
3.6配置
3.7層次結構的VHDL描述
3.7.1 元件聲明和元件例化
3.7.2類屬參量的應用
3.8簡單時序電路的描述
習題
第4章VHDL語言要素
第5章VHDL基本語句
第6章狀態機的設計
第7章程序包和子程序
第8章仿真測試平臺
第9章數字電子系統設計及典型實例
附錄A預定義程序包
附錄B VHDL保留關鍵字
參考文獻
1.1 EDA技術及其發展
1.1.1 EDA技術的概念
1.1.2 EDA技術的發展
1.2 EDA設計流程
1.2.1 FPGA／CPLD工程設計流程
1.2.2 ASIC工程設計方法及流程
1.3 EDA設計方法
1.4硬件描述語言
1.4.1硬件描述語言的出現和意義
1.4.2 VHDL和Verilog HDL
1.4.3硬件描述語言的發展
1.4.4學習硬件描述語言的要點
1.5常用EDA工具
1.5.1集成EDA工具
1.5.2專用EDA工具
1.5.3 EDA工具的發展趨勢
1.6 IP核與EDA技術的關系
習題
第2章可編程邏輯器件
2.1 可編程邏輯器件概述
2.1.1從rrL到可編程邏輯
2.1.2邏輯元件和PLD內部結構電路的
符號表示
2.1.3 PLD的發展歷程
2.1.4 PLD的分類
2.2典型CPLD和FPGA器件結構
2.2.1 Altera CPLD基本結構
2.2.2 從CPLD至0 FPGA
2.2.3 Altera FPGA器件結構
2.2.4 CPLD與FPGA對比
2.3 CPLD和FPGA的編程與配置
2.3.1 CPLD和FPGA的編程與配置概述
2.3.2 CPLD的編程電路
2.3.3 FPGA的配置電路
2.4典型CPLD和FPGA產品
2.4.1 Xilinx公司的CPLD和FPGA
2.4.2 Altera公司的CPLD和FPGA
2.4.3 Lattice公司的CPLD和FPGA
習題
第3章VHDL語言入門
3.1 VHDL語言概述
3.2兩個簡單的組合電路示例
3.2.1 2選1多路選擇器的設計
3.2.2半加器的設計
3.2.3 VHDL代碼設計基本結構
3.3庫和程序包
3.3.1庫和程序包的種類
3.3.2庫和程序包的使用
3.3.3程序包的定義
3.4實體描述
3.4.1 實體描述語句的結構
3.4.2端口聲明
3.4.3類屬聲明
3.5結構體描述
3.5.1結構體描述語句結構
3.5.2說明語句
3.5.3功能描述語句
3.6配置
3.7層次結構的VHDL描述
3.7.1 元件聲明和元件例化
3.7.2類屬參量的應用
3.8簡單時序電路的描述
習題
第4章VHDL語言要素
第5章VHDL基本語句
第6章狀態機的設計
第7章程序包和子程序
第8章仿真測試平臺
第9章數字電子系統設計及典型實例
附錄A預定義程序包
附錄B VHDL保留關鍵字
參考文獻
書摘/試閱
狀態機是實現電子系統功能的常用設計方法之一，應用廣泛，在數字通信領域、自動化控制領域、家電設計領域等都有重要的地位。本章首先以一個十進制計數器的例子讓讀者從感性上認識一下狀態機的設計方法；然后講解狀態機的分類，詳細討論MOOER型狀態機和MEALY型狀態機的區別，以及多進程狀態機和單進程狀態機的特點；隨后對幾種常用狀態編碼以及剩余狀態的處理進行講解；最后給出幾個采用狀態機進行設計的實際例子。
由于狀態機在現代數字系統設計中的重要性，需要讀者對本章給予較多的關注，學習完成后應能夠根據設計要求畫出狀態轉移圖，并寫出相應的VHDL代碼或能夠根據VHDL代碼畫出狀態轉移圖，確定邏輯功能。當然，根據設計要求選擇合適的狀態機類型以及確定狀態機的安全性也是十分重要的。
6.1狀態機概述
一個實際的系統，情況一般比較復雜，系統的工作狀態很多，分析狀態的結構要花費相當多的精力。因此，狀態機的概念應運而生，它可以滿足對實際系統進行分析的要求。狀態機是利用可編程邏輯器件實現電子系統功能的常用設計方法之一，它在各種數字應用中，特別是定義了良好順序的控制器中被廣泛使用。
就理論而言，任何一個時序模型的電路系統都可以歸結為一個狀態機。狀態機通過時鐘驅動多個狀態，實現狀態之間有規則的跳轉，來完成復雜的邏輯設計，即可以把電路系統劃分為有限個狀態，在任意一個時刻，系統只能處于有限個狀態中的一個。當接收到一個輸入事件時，狀態機能夠產生輸出，同時伴隨著狀態的轉移。有限狀態機（FSM，Finite StateMachine）是一種基本的、簡單的、重要的形式化技術。
今日66折
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。