商品簡介
目次
書摘/試閱
相關商品
商品簡介
《EDA技術及實例開發教程/21世紀高等院校規劃教材》具有如下3個特點:(1)注重實踐與實用。在各章中都安排了適量習題,實驗章節都安排了針對性較強的實驗,除給出詳細的實驗目的、實驗原理和實驗報告要求外,還提供了詳細的并被驗證了的設計程序和實驗方法,學生只需將提供的設計程序輸入計算機,并按要求進行編譯仿真,在實驗系統上實現即可。(2)注重教學規律。根據電子類專業的特點,放棄流行的計算機語言的教學模式,打破目前VHDL教材通用的編排形式,以電子線路設計為基點,從實例的介紹中引出VHDL語句語法內容。
目次
第1章 緒論
1.1 EDA技術的概念及其應用范疇
1.2 EDA技術的發展史
1.3 EDA設計流程
1.4 EDA技術的主要內容及主要的EDA廠商
1.5 常用的EDA工具
1.6 EDA技術的發展趨勢
1.7 EDA技術的應用
本章小結
習題
第2章 VHDL硬件描述語言
2.1 VHDL概述
2.2 VHDL入門知識
2.3 VHDL程序基本結構
2.4 VHDL語言要素
2.5 VHDL順序語句
2.6 VHDL并行語句
本章小結
習題
第3章 CPLD與FPGA結構及應用
3.1 PLD概述
3.2 PLD結構及特點
3.3 FPGA結構、原理及其產品
3.4 CPLD結構、原理及其產品
3.5 在系統可編程(ISP)邏輯器件
3.6 FPGA/CPLD在電子產品開發中的應用選擇
3.7 FPGA/CPLD器件的標識含義
3.8 FPGA/CPLD主要生產商
本章小結
習題
第4章 EDA工具軟件的使用及設計流程
4.1 QuartusⅡ的使用及設計流程
4.2 QuartusⅡ設計流程舉例
4.3 Max+plusⅡ使用及設計流程
本章小結
習題
第5章 基本電路的VHDL實現
5.1 基本邏輯電路的VHDL設計
5.2 存儲器的VHDL設計
5.3 狀態機的VHDL設計
5.4 VHDL描述風格
本章小結
習題
第6章 EDA實驗開發系統
6.1 GW48型EDA實驗開發系統原理與使用
6.2 GW48實驗電路結構圖
6.3 GW48系統結構圖信號名與芯片引腳對照表
6.4 GW48型EDA實驗開發系統使用示例
本章小結
習題
第7章 EDA技術實驗
7.11 位全加器原理圖輸入設計
7.2 1 位全加器VHDL文本輸入設計
7.3 有時鐘使能的兩位十進制計數器VHDL文本輸入設計
7.4 4 位十進制頻率計VHDL文本輸入設計
7.5 數字秒表VHDL文本輸入設計
7.6 交通燈信號控制器VHDL文本輸入設計
7.7 EDA實驗報告范例
本章小結
習題
第8章 基于VHDL課程設計實例
8.1 多路彩燈控制器的設計
8.2 數字式競賽搶答器
8.3 電梯控制器
8.4 出租車計費器
8.5 微波爐控制器
8.6 FIR濾波器
8.7 I2C總線控制器
8.8 直接數字頻率合成器
8.9 自動售貨機
8.10 多功能調制解調器
本章小結
習題
第9章 經典實例開發舉例
9.1 系統設計方法
9.2 最小系統整體結構
9.3 硬件連接及原理
9.4 系統軟件設計
本章小結
習題
參考文獻
1.1 EDA技術的概念及其應用范疇
1.2 EDA技術的發展史
1.3 EDA設計流程
1.4 EDA技術的主要內容及主要的EDA廠商
1.5 常用的EDA工具
1.6 EDA技術的發展趨勢
1.7 EDA技術的應用
本章小結
習題
第2章 VHDL硬件描述語言
2.1 VHDL概述
2.2 VHDL入門知識
2.3 VHDL程序基本結構
2.4 VHDL語言要素
2.5 VHDL順序語句
2.6 VHDL并行語句
本章小結
習題
第3章 CPLD與FPGA結構及應用
3.1 PLD概述
3.2 PLD結構及特點
3.3 FPGA結構、原理及其產品
3.4 CPLD結構、原理及其產品
3.5 在系統可編程(ISP)邏輯器件
3.6 FPGA/CPLD在電子產品開發中的應用選擇
3.7 FPGA/CPLD器件的標識含義
3.8 FPGA/CPLD主要生產商
本章小結
習題
第4章 EDA工具軟件的使用及設計流程
4.1 QuartusⅡ的使用及設計流程
4.2 QuartusⅡ設計流程舉例
4.3 Max+plusⅡ使用及設計流程
本章小結
習題
第5章 基本電路的VHDL實現
5.1 基本邏輯電路的VHDL設計
5.2 存儲器的VHDL設計
5.3 狀態機的VHDL設計
5.4 VHDL描述風格
本章小結
習題
第6章 EDA實驗開發系統
6.1 GW48型EDA實驗開發系統原理與使用
6.2 GW48實驗電路結構圖
6.3 GW48系統結構圖信號名與芯片引腳對照表
6.4 GW48型EDA實驗開發系統使用示例
本章小結
習題
第7章 EDA技術實驗
7.11 位全加器原理圖輸入設計
7.2 1 位全加器VHDL文本輸入設計
7.3 有時鐘使能的兩位十進制計數器VHDL文本輸入設計
7.4 4 位十進制頻率計VHDL文本輸入設計
7.5 數字秒表VHDL文本輸入設計
7.6 交通燈信號控制器VHDL文本輸入設計
7.7 EDA實驗報告范例
本章小結
習題
第8章 基于VHDL課程設計實例
8.1 多路彩燈控制器的設計
8.2 數字式競賽搶答器
8.3 電梯控制器
8.4 出租車計費器
8.5 微波爐控制器
8.6 FIR濾波器
8.7 I2C總線控制器
8.8 直接數字頻率合成器
8.9 自動售貨機
8.10 多功能調制解調器
本章小結
習題
第9章 經典實例開發舉例
9.1 系統設計方法
9.2 最小系統整體結構
9.3 硬件連接及原理
9.4 系統軟件設計
本章小結
習題
參考文獻
書摘/試閱
2.5.4 子程序(SUBPROGRAM)及其調用
子程序是一個VHDL程序模塊,這個模塊是利用順序語句來定義和完成算法的。因此,只能使用順序語句,這一點與進程十分相似,所不同的是,子程序不能像進程那樣可以從本結構體的其他塊或進程結構中直接讀取信號值或者向信號賦值。此外,VHDL子程序與其他軟件語言程序中的子程序的應用目的是相似的,即能更有效地完成重復性的計算工作。子程序的使用方式只能通過子程序調用及與子程序的界面端口進行通信。子程序的應用與元件例化(元件調用)是不同的,如果在一個設計實體或另一個子程序中調用子程序后,并不像元件例化那樣會產生一個新的設計層次。
子程序可以在VHDL程序的3個不同位置進行定義,即在程序包、結構體和進程中定義,但由于只有在程序包中定義的子程序可被幾個不同的設計所調用,所以一般應該將子程序放在程序包中。
VHDL子程序具有可重載性的特點,即允許有許多重名的子程序,但這些子程序的參數類型及返回值數據類型是不同的。子程序的可重載性是一個非常有用的特性。
子程序有兩種類型,即過程(PROCEDURE)和函數(FUNCTION)。過程的調用可通過其界面提供多個返回值,或不提供任何值,而函數只能返回一個值。在函數人口中,所有參數都是輸入參數,而過程有輸入參數、輸出參數和雙向參數。過程一般被看作一種語句結構,常在結構體或進程中以分散的形式存在,而函數通常是表達式的一部分,常在賦值語句或表達式中使用。過程可以單獨存在,其行為類似于進程,而函數通常作為語句的一部分被調用。
在使用中必須注意,綜合后的子程序將映射于目標芯片中的一個相應的電路模塊,且每一次調用都將在硬件結構中產生對應于具有相同結構的不同的模塊,這一點與在普通的軟件中調用子程序有很大的不同。在PC機或單片機軟件程序執行中,包括VHDL的行為仿真,無論對程序中的子程序調用多少次,都不會發生計算機資源(如存儲資源)不夠用的情況,但在面向VHDL的綜合中,每調用一次子程序都意味著增加了一個硬件電路模塊。因此,在使用中,要密切關注和嚴格控制子程序的調用次數。
1.子程序(SUBPROGRAM)
(1)函數(FUNCTION)
在VHDL中有多種函數形式,如用于不同目的的用戶自定義函數和在庫中現成的具有專用功能的預定義函數,如轉換函數和決斷函數。轉換函數用于從一種數據類型到另一種數據類型的轉換,如在元件例化語句中利用轉換函數可允許不同數據類型的信號和端口問進行映射。決斷函數用于在多驅動信號時解決信號競爭問題。
函數的語言表達格式如下:
FUNCTION函數名(參數表)RETURN數據類型一一函數首
FUNCTION函數名(參數表)RETURN數據類型IS一一函數體
……
子程序是一個VHDL程序模塊,這個模塊是利用順序語句來定義和完成算法的。因此,只能使用順序語句,這一點與進程十分相似,所不同的是,子程序不能像進程那樣可以從本結構體的其他塊或進程結構中直接讀取信號值或者向信號賦值。此外,VHDL子程序與其他軟件語言程序中的子程序的應用目的是相似的,即能更有效地完成重復性的計算工作。子程序的使用方式只能通過子程序調用及與子程序的界面端口進行通信。子程序的應用與元件例化(元件調用)是不同的,如果在一個設計實體或另一個子程序中調用子程序后,并不像元件例化那樣會產生一個新的設計層次。
子程序可以在VHDL程序的3個不同位置進行定義,即在程序包、結構體和進程中定義,但由于只有在程序包中定義的子程序可被幾個不同的設計所調用,所以一般應該將子程序放在程序包中。
VHDL子程序具有可重載性的特點,即允許有許多重名的子程序,但這些子程序的參數類型及返回值數據類型是不同的。子程序的可重載性是一個非常有用的特性。
子程序有兩種類型,即過程(PROCEDURE)和函數(FUNCTION)。過程的調用可通過其界面提供多個返回值,或不提供任何值,而函數只能返回一個值。在函數人口中,所有參數都是輸入參數,而過程有輸入參數、輸出參數和雙向參數。過程一般被看作一種語句結構,常在結構體或進程中以分散的形式存在,而函數通常是表達式的一部分,常在賦值語句或表達式中使用。過程可以單獨存在,其行為類似于進程,而函數通常作為語句的一部分被調用。
在使用中必須注意,綜合后的子程序將映射于目標芯片中的一個相應的電路模塊,且每一次調用都將在硬件結構中產生對應于具有相同結構的不同的模塊,這一點與在普通的軟件中調用子程序有很大的不同。在PC機或單片機軟件程序執行中,包括VHDL的行為仿真,無論對程序中的子程序調用多少次,都不會發生計算機資源(如存儲資源)不夠用的情況,但在面向VHDL的綜合中,每調用一次子程序都意味著增加了一個硬件電路模塊。因此,在使用中,要密切關注和嚴格控制子程序的調用次數。
1.子程序(SUBPROGRAM)
(1)函數(FUNCTION)
在VHDL中有多種函數形式,如用于不同目的的用戶自定義函數和在庫中現成的具有專用功能的預定義函數,如轉換函數和決斷函數。轉換函數用于從一種數據類型到另一種數據類型的轉換,如在元件例化語句中利用轉換函數可允許不同數據類型的信號和端口問進行映射。決斷函數用于在多驅動信號時解決信號競爭問題。
函數的語言表達格式如下:
FUNCTION函數名(參數表)RETURN數據類型一一函數首
FUNCTION函數名(參數表)RETURN數據類型IS一一函數體
……
主題書展
更多
主題書展
更多書展今日66折
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大,除封面破損、內頁脫落等較嚴重的狀態,其餘商品將正常出貨。
特別提醒:部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供,需以QR CODE 連結至當地網站註冊“並通過驗證程序”,方可下載使用。
無現貨庫存之簡體書,將向海外調貨:
海外有庫存之書籍,等候約45個工作天;
海外無庫存之書籍,平均作業時間約60個工作天,然不保證確定可調到貨,尚請見諒。
為了保護您的權益,「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨,請在商品鑑賞期內寄回,且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。