高速電路設計實踐（簡體書）

本書從設計實踐的角度出發，介紹了高速電路設計的工作中需要掌握的各項技術及技能，並結合工作中的具體案例，強化了設計中的各項要點。在本書的編寫過程中，作者避免了純理論的講述，而是結合設計實例敘述經驗，將複雜的高速電路設計，用通俗易懂的語言陳述給讀者。

王劍宇，工程師，長期在業界著名公司從事一線的高速電路設計開發工作，積累了大量的設計經驗。作者從實踐中精選出六十多個經典案例，總結出兩百多項設計要點，精心編著成本書。

介紹了高速模數轉換器設計所需要的關鍵電路功能模組的設計技術

前 言
在萬百萬位元乙太網、資料中心、高性能傳輸網路等技術的推動下，電路的設計趨於高 速化。
目前市場上與高速電路設計相關的書籍很多，但是很難找到由第一線工程師編寫的、立足於實踐，以討論高速設計為題材，結合實際工作中的案例，並加以輔助分析的書籍。本書作者長期在業界著名公司從事第一線的高速電路設計開發工作，積累了大量的設計經驗，從實踐中精選出六十多個經典案例，總結出兩百多項設計要點，精心編著成本書，希望通過本書，對業界朋友有所幫助。
本書最大的特色是完全根源於設計實踐，基本不對複雜理論和公式進行討論，從實際工作的需要出發，將設計中所需要考慮的要點配合案例，翔實地展現在讀者面前。
從參考文獻列表可知，本書參考的絕大多數文獻均來自器件資料，而電子設計工程師在選型和設計的過程中，面對最多的同樣也是器件資料。在本書中，作者對設計要點的探討，均圍繞實際工作中常用的器件而展開，以便於增強“實踐性”，避免給讀者造成雲裡霧裡的感覺。
對於高速電路的初學者而言，即使擁有很好的理論知識，但在實際項目面前，卻往往感覺無從入手。以最簡單的電容為例，在實際設計中，設計者們都知道容值的選擇很重要，但往往容易忽略同樣重要的因素，如工作溫度、工作電壓、封裝形式，以及電容類型和成本，等等。小小的電容，最後可能是大問題的罪魁禍首，比如作者曾經遇到電路上某高速晶片工作不穩定，大量調試後發現晶片電源紋波較大，而紋波大的原因是給晶片供電的電源的去耦電容類型不對，將該電容的類型從Y5V替換為X7R，問題就解決了。所以，對於缺乏經驗的入門者，在設計階段因不知道應考慮哪些因素或不能全面考慮各個因素而使設計存在大量潛在的缺陷，在調試階段又因不知道故障的本質原因而無從入手。設計的品質當然無法得到保證。
在高速電路設計領域，真正的高手能在電路設計中做到一版成功，減少失誤，節省研發費用。那麼高手們是如何鍛煉而成的呢？一方面需要自己的勤奮實踐，另一方面更需要有“秘笈”。希望本書能成為高手們手中的一本秘笈。
全書分8章。
第1章從設計實例出發，討論了高速電路與低速電路的區別，高速電路設計中需要著重考慮的要點，並簡單介紹了硬體開發的流程以及原理圖設計的要點。
第2章介紹了在高速電路設計中電阻、電容、電感、磁珠等器件的應用。
第3章介紹了邏輯器件的選型，並詳細討論了對LVDS、LVPECL、CML等高速電平的應用。
第4章介紹了電源設計的要點，結合實例，討論了對LDO、DC/DC電源電路的應用，這一章還簡單介紹了電源架構、電源管理、保險管選型等方面的內容。
第5章介紹了高速電路設計中時序的分析和設計方法。
第6章介紹了重定電路與時鐘電路的應用及設計方法。
第7章對高速電路設計中常用的SDRAM、DDR SDRAM、DDR2 SDRAM、ZBT SRAM、QDRII SRAM、Flash、EEPROM等記憶體件的應用做了詳細的介紹。
第8章介紹了PCB設計中層疊結構與阻抗的計算、信號完整性、電源完整性、EMC、防護、結構與易用性、散熱、可測試性等方面的內容。
全書主體內容由王劍宇編寫。在本書的編寫過程中，查閱了大量的英文資料（參見參考文獻清單），由蘇穎負責對這些資料進行整理和翻譯，同時，蘇穎還負責對全書文字和插圖的編輯。全書由王劍宇統稿。
高速電路設計是一個不斷發展的領域，作者也在不斷學習的過程中，因此必然有不少新技術無法反映在本書中，同時，由於作者技術水準和實踐能力有限，書中錯誤之處難免，敬請讀者批評指正。
本書從構思到編寫完成，歷時一年有餘，融合的卻是作者多年工作的教訓、心得和體會。本書回饋郵箱為：highspeeddesign@sina.com，真誠地希望得到來自讀者的寶貴意見和建議。
在本書的編寫過程中，參考了大量的中外文資料，同時，在作者技術領域的成長過程中，得到了眾多同事、朋友的大力幫助，在此，向這些資料的作者以及同事、朋友們表示真誠的感謝。由於日常工作繁忙，本書的編寫只能利用業餘時間完成，在生活上，父母給予了理解和大力支持，特此向他們表示衷心的謝意。

王劍宇，蘇穎

目 錄
第1章 概述 1
1.1 低速設計和高速設計的例子 1
【案例1-1】 簡化的存儲電路模組 1
1.1.1 低速設計 1
1.1.2 高速設計 2
1.2 如何區分高速和低速 3
1.3 硬體設計流程 5
1.3.1 需求分析 6
1.3.2 概要設計 7
1.3.3 詳細設計 7
1.3.4 調試 9
1.3.5 測試 9
1.3.6 轉產 10
1.4 原理圖設計 11
第2章 高速電路中的電阻、電容、電感和磁珠的選型及應用 13
2.1 電阻的應用 13
2.1.1 與電阻相關的經典案例 13
【案例2-1】 串聯電阻過大，導致板間告警失敗 13
【案例2-2】 電阻額定功率不夠造成的單板潛在缺陷 14
【案例2-3】 電阻在時序設計中的妙用 15
2.1.2 電阻應用要點 16
2.2 電容的選型及應用 17
2.2.1 與電容相關的經典案例 17
【案例2-4】 電容失效導致低溫下硬碟停止工作 17
【案例2-5】 多次帶電插拔子板導致主機板上鉭電容損壞 18
【案例2-6】 高速電路中電容應用問題導致CPU工作不穩定 18
2.2.2 高速電路設計中電容的作用及分析 19
【案例2-7】 交流耦合電容選擇不當引起資料幀出錯 20
【案例2-8】 利用0612封裝的電容增強濾波性能 21
【案例2-9】 LDO電源應用中的濾波電容ESR問題 22
【案例2-10】 高頻電路中1?F +0.01?F是否能展寬低阻抗頻帶 24
2.2.3 高速電路設計常用電容及其應用要點 26
【案例2-11】 陶瓷電容選型錯誤導致單板丟資料包 27
【案例2-12】 根據電路要求進行鉭電容選型 29
2.2.4 去耦電容和旁路電容 31
2.3 電感的選型及應用 32
2.3.1 與電感相關的經典案例 32
【案例2-13】 LC低通濾波導致輸出電源電壓紋波偏大 32
【案例2-14】 大電流通路PI型濾波造成電壓衰減 33
2.3.2 高速電路設計中電感的作用 35
2.3.3 高速電路設計常用電感及其應用要點 36
2.4 磁珠的選型及應用 39
2.4.1 磁珠的濾波機理 39
2.4.2 高速電路設計中磁珠的選型及其應用要點 40
【案例2-15】 誤用磁珠造成過流保護電路失效 41
2.4.3 磁珠和電感的比較 42
第3章 高速電路中的邏輯器件選型及高速邏輯電平應用 44
3.1 與邏輯器件相關的經典案例 44
【案例3-1】 邏輯器件輸入端上拉太弱造成帶電插拔監測功能失效 44
3.2 邏輯器件應用要點 47
3.2.1 邏輯器件概要 47
【案例3-2】 邏輯器件驅動能力過強造成信號振鈴 51
【案例3-3】 同一型號邏輯器件的差異性造成PHY配置錯誤 51
3.2.2 邏輯器件參數介紹 52
3.2.3 邏輯器件功耗計算 60
3.2.4 邏輯器件熱插拔功能介紹 62
3.2.5 邏輯器件使用中注意事項的總結 68
3.3 高速邏輯電平應用 68
3.3.1 高速邏輯電平概述 68
【案例3-4】 差分對走線附近信號分佈不均衡造成電磁輻射 70
3.3.2 LVDS邏輯電平介紹及其應用要點 71
【案例3-5】 空閒輸入引腳處理有誤導致FPGA檢測到錯誤輸入 73
3.3.3 LVPECL邏輯電平介紹及其應用要點 75
3.3.4 CML邏輯電平介紹及其應用要點 77
3.3.5 高速邏輯電平的比較 78
3.3.6 高速邏輯電平的互連及其應用要點 78
第4章 高速電路中的電源設計 87
4.1 與電源相關的經典案例 87
【案例4-1】 LDO輸出電源電平低於設置值 87
【案例4-2】 電源晶片欠壓保護電路導致上電時序不滿足設計的要求 88
【案例4-3】 多電源模組並聯工作時的均壓措施 89
4.2 高速電路設計的電源架構 90
4.2.1 集中式電源架構 90
4.2.2 分散式電源架構 90
4.3 高速電路電源分類及其應用要點 91
4.3.1 LDO電源介紹及其應用要點 92
【案例4-4】 計算LDO工作時的結溫 95
【案例4-5】 SENSE功能導致電源晶片輸出電壓不穩定 97
4.3.2 DC/DC電源介紹及其應用要點 100
【案例4-6】 計算柵極電流 105
【案例4-7】 MOSFET同時導通導致MOSFET損壞 108
【案例4-8】 ?48V緩啟電路中MOSFET燒壞 111
【案例4-9】 基於ADM1066對多路電源實現監控 114
【案例4-10】 基於LTC1422實現上電速度的控制 115
【案例4-11】 基於電源晶片實現上電速度的控制 115
【案例4-12】 基於RC阻容電路實現延時功能 116
【案例4-13】 上電電流過大引起電感嘯叫 116
【案例4-14】 輸入電源上電過緩造成輸出電源上電波形不單調 117
4.3.3 電源管理 124
4.3.4 保險管的選型及應用 124
【案例4-15】 熱插拔單板的保險管選型 126
第5章 高速電路中的時序設計 127
5.1 時序設計概述 127
5.2 時序參數介紹 127
5.3 源同步系統時序設計 129
5.3.1 源同步系統時序設計原理 129
5.3.2 源同步系統時序設計範例一 131
5.3.3 源同步系統時序設計範例二 134
5.4 共同時鐘系統時序設計 136
5.5 源同步系統與共同時鐘系統的比較 137
第6章 高速電路中的重定、時鐘設計 139
6.1 重定電路設計 139
6.1.1 與重定電路相關的經典案例 139
【案例6-1】 主控板無法通過PCI-X匯流排查詢到介面板 139
6.1.2 復位設計介紹及其應用要點 141
【案例6-2】 存儲模組讀取的錯誤 141
6.1.3 專用重定晶片的使用 142
6.2 時鐘電路設計 145
6.2.1 與時鐘電路相關的經典案例 145
【案例6-3】 系統時鐘偏快的問題 145
【案例6-4】 PHY寄存器無法讀取的問題 147
【案例6-5】 高溫流量測試丟包問題 148
6.2.2 晶體、晶振介紹及其應用要點 150
【案例6-6】 利用首個時鐘沿啟動組合邏輯導致CPU工作不穩定 153
6.2.3 鎖相環及其應用 157
【案例6-7】 兩級鎖相環的應用導致MPC8280的PCI時鐘失鎖 162
6.2.4 時鐘抖動與相位雜訊 164
第7章 高速電路中的記憶體應用與設計 172
7.1 與記憶體相關的經典案例 172
【案例7-1】 時序裕量不足導致記憶體測試出錯 172
7.2 常用記憶體介紹及其應用要點 174
7.2.1 記憶體概述 174
7.2.2 SDRAM介紹及其應用要點 176
7.2.3 DDR SDRAM介紹及其應用要點 188
【案例7-2】 DLL缺陷造成DDR SDRAM時序出錯 192
【案例7-3】 VREF不穩定造成記憶體讀寫操作出錯 198
7.2.4 DDR2 SDRAM介紹及其應用要點 203
【案例7-4】 CPU存儲系統不識別8位元記憶體條的問題 211
7.2.5 SRAM介紹及其應用要點 212
【案例7-5】 片選處理不當導致SRAM資料丟失 214
7.2.6 FLASH與EEPROM介紹 227
【案例7-6】 熱插拔導致單板FLASH損壞 227
【案例7-7】 讀取百兆光模組資訊出錯 231
第8章 高速電路中的PCB及其完整性設計 232
8.1 與PCB及完整性設計相關的經典案例 232
【案例8-1】 回流路徑缺陷對高速信號品質的影響 232
8.2 PCB層疊結構與阻抗計算 234
8.2.1 Core和PP 234
8.2.2 PCB的層疊結構和阻抗設計 234
8.3 高速電路PCB設計要點 241
8.3.1 PCB設計與信號完整性 241
【案例8-2】 傳輸線的判斷 241
【案例8-3】 反射的計算 242
【案例8-4】 DDR SDRAM設計時，終端電阻RTT布放位置的選擇 244
【案例8-5】 大驅動電流信號對高速資料信號的串擾 250
【案例8-6】 高速介面器件批次更換造成輻射超標 252
【案例8-7】 TCK信號出現回溝導致無法通過JTAG介面對CPLD進行載入 256
8.3.2 PCB設計與電源完整性 257
8.3.3 PCB設計中的EMC 260
【案例8-8】 網口指示燈信號線引發的輻射問題 264
【案例8-9】 介面晶片與時鐘驅動器共用電源，導致輻射超標 266
8.3.4 PCB設計中的ESD防護 267
【案例8-10】 TVS管布放位置不合理導致靜電放電測試失敗 268
【案例8-11】 GND和HV_GND混用導致電源控制電路失效 270
8.3.5 PCB設計與結構、易用性 272
【案例8-12】 網口指示燈排列順序出錯 273
【案例8-13】 網口連接器堆疊方式與易插拔特性 273
8.3.6 PCB設計與散熱 274
8.3.7 PCB設計與可測試性 275
參考文獻 279