電子設計自動化技術(Verilog HDL版)（簡體書）

《電子設計自動化技術（Verilog HDL版）》以提高工程設計能力為目的，選擇EDA設計典型案例為主要載體，通過“項目導向、任務驅動”的編寫方式，深入淺出地對：EDA技術及相關知識做了系統和完整的介紹。全書包括7個項目：三人表決器設計、四位加法器設計、數字電子鐘設計、交通管理器設計、簡易電子琴設計、步進電動機控制器設計及數字溫度計設計。每個項目包括項目描述、知識準備、任務實現、考核評價、拓展提高五個方面。《電子設計自動化技術（Verilog HDL版）》的CPLD／FPGA開發軟件選用國內應用廣泛的Ahera公司的QoartusⅡ，硬件描述語言選用與C語言語法規則非常接近的語言——Verilog HDL。所選取的7個項目，側重點各有不同，目的都是為培養學生掌握各種EDA的開發方法。項目1旨在培養學生掌握基本的EDA概念、開發流程、EDA開發軟件的使用以及Vetilog語言基礎；項目2旨在培養學生掌握原理圖設計和層次化電路設計方法；項目3旨在培養學生掌握Verilog語言要素與主要語句結構，具備基本的Verilog程序設計能力；項目4旨在培養學生掌握原理圖、文本輸入混合設計方法；項目5旨在培養學生利用LPM進行復雜Verilog程序設計的能力；項目6旨在培養學生掌握狀態機設計方法；項目7旨在培養學生掌握單總線器件與FPGA的綜合應用方法。《電子設計自動化技術（Verilog HDL版）》取材廣泛、內容新穎、重點突出，可作為高等院校電子信息工程、通信工程等信息類及相近專業的學生作為教材使用，也可作為相關專業技術人員的參考書。

項目1 三人表決器設計
【項目描述】
【知識準備】
1．1 EDA技術及其發展
1．1．1 EDA技術概念
1．1．2 EDA技術的主要特征
1．1．3 EDA技術發展歷程
1．2 可編程邏輯器件
1．2．1 可編程邏輯器件概述
1．2．1．1 可編程邏輯器件的歷史演變
1．2．1．2 可編程邏輯器件的基本結構與分類
1．2．1．3 PLD相對于MCU的優勢所在
1．2．2 FPGA和CPLD
1．2．2．1 基于乘積項的PLD結構
1．2．2．2 乘積項結構PLD的邏輯實現原理
1．2．2．3 查找表的原理與結構
1．2．2．4 基于查找表的FPGA結構
1．2．2．5 查找表結構的FPGA邏輯實現原理
1．2．2．6 其他類型的FPGA和PLD
1．2．3 可編程邏輯器件的應用
1．2．3．1 PLD在專用集成電路設計中的應用
1．2．3．2 基于EDA工具的PLD應用
1．2．3．3 FPGA和CPLD開發應用選擇
1．3 面向CPLD／FPGA的EDA設計流程
1．3．1 源程序的編輯與編譯
1．3．2 邏輯綜合和優化
1．3．3 目標器件的布線／適配
1．3．4 目標器件的編程／下載
1．3．5 設計過程中的有關仿真
1．3．6 硬件仿真／硬件測試
1．4 基于CPLD／FPGA的常用EDA工具
1．4．1 AJtera EDA軟件工具QuartusⅡ簡介
1．4．2 QuanusⅡ主要設計流程
1．4．3 QuartusⅡ詳細設計流程
1．4．4 其他CPLD／FPGA常用工具
1．5 硬件描述語言
1．5．1 常用硬件描述語言簡介
1．5．1．1 Verilog概述
1．5．1．2 Verilog與c語言
1．5．1．3 其他常用硬件描述語言
1．5．1．4 Verilog程序設計舉例
1．5．2 Verilog基本語句結構與語法知識
1．5．2．1 模塊表達
1．5．2．2 端口語句、端口信號名和端口模式
1．5．2．3 內部信號說明
1．5．2．4 功能定義
1．5．2．5 關鍵字
1．5．2．6 標識符
1．5．2．7 注釋符號
1．5．2．8 規范的程序書寫格式
1．5．2．9 文件取名和存盤
【任務實現】
任務1．1 QuartusⅡ軟件安裝
任務1．2 三人表決器設計
【考核評價】
【拓展提高】

項目2 四位加法器設計
【項目描述】
【知識準備】
2．1 四位加法器原理
2．1．1 半加器邏輯功能
2．1．2 四位加法器原理圖
2．2 QuanusⅡ原理圖輸入設計方法
【任務實現】
任務2．1 利用原理圖輸人法設計3—8譯碼器
任務2．2 利用原理圖輸入法設計四位加法器
【考核評價】
【拓展提高】

項目3 數字電子鐘設計
【項目描述】
【知識準備】
3．1 Verilog語言要素
3．1．1 Verilog文字規則
3．1．2 Verilog數據類型
3．1．3 Verilog操作符
3．2 Verilog語句
3．2．1 賦值語句和塊語句
3．2．1．1 賦值語句
3．2．1．2 塊語句
3．2．2 條件語句
3．2．2．1 if_else語句
3．2．2．2 case語句
3．2．2．3 條件語句使用不當
3．2．3 循環語句
3．2．3．1 forever語句
3．2．3．2 repeat語句
3．2．3．3 while語句
3．2．3．4 for語句
3．2．4 結構描述語句
【任務實現】
任務3．1 數字電子鐘設計方案分析
任務3．2 數字電子鐘的Veillog程序設計
【考核評價】
【拓展提高】

項目4 交通管理器設計
【項目描述】
【知識準備】
4．1 Verilog與原理圖混合設計方式
4．1．1 四位二進制計數器的Verilog設計
4．1．2 八段顯示譯碼器的Verilog設計
4．1．3 頂層文件原理圖設計
【任務實現】
任務4．1 交通管理器設計方案分析
任務4．2 交通管理器設計
【考核評價】
【拓展提高】

項目5 簡易電子琴設計
【項目描述】
【知識準備】
5．1 結構語句
5．1．1 結構說明語句
5．1．1．1 initial語句
5．1．1．2 always語句
5．1．2 task和function說明語句
5．2 Verilog設計中LPM函數的應用
5．2．1 常用LPM兆功能塊
5．2．2 通過MegaWizarclPlug—IManager例化LPM
5．2．2．1 計數器LPM模塊文本文件的調用
5．2．2．2 LPM計數器程序與參數傳遞語句
5．2．2．3 創建工程與仿真測試
【任務實現】
任務5．1 簡易電子琴設計方案分析
任務5．2 簡易電子琴Veillog程序設計
【考核評價】
【拓展提高】

項目6 步進電動機控制器設計
【項目描述】
【知識準備】
6．1 有限狀態機設計
6．1．1 概述
6．1．2 一般有限狀態機的設計
6．1．3 Moore型狀態機的設計
6．1．4 Mealy型有限狀態機的設計
6．2 步進電動機控制技術
6．2．1 步進電動機的工作原理
6．2．2 步進電動機的工作方式
【任務實現】
任務6．1 步進電動機控制器設計方案分析
任務6．2 步進電動機控制器設計
【考核評價】
【拓展提高】

項目7 數字溫度計設計
【項目描述】
【知識準備】
7．1 溫度傳感器
7．2 單總線器件
7．2．1 單總線的工作原理
7．2．2 單總線器件概述
7．2．2．1 DSl8820簡介
7．2．2．2 DSl8820的主要特性
7．2．2．3 DSl8820的內部結構
7．2．2．4 DSl8820的工作原理
7．2．2．5 DSl8820的4個主要數據部件
7．2．2．6 高速暫存存儲器
7．2．2．7 控制命令
【任務實現】
任務7．1 數字溫度計設計方案分析
任務7．2 數字溫度計設計
【考核評價】
【拓展提高】

附錄 本書所使用開發板功能簡介
附錄A 開發板硬件介紹
A．1 硬件資源圖示
A．2 核心板資源
附錄B 開發板硬件原理圖
B．1 核心板管腳示意圖
B．2 接口板原理圖
附錄C 開發板管腳映射表

參考文獻