滿額折
數字電路設計及Verilog HDL實現（簡體書）
商品資訊
系列名：高等學校電子信息類專業“十三五”規劃教材
ISBN13：9787560650944
出版社：西安電子科技大學出版社
作者：康磊; 李潤洲
出版日：2019/01/01
裝訂／頁數：平裝／428頁
商品簡介
相關商品
商品簡介
本書結合現代數字系統設計技術的發展，從教學和實際應用的角度出發，在系統地介紹數字電路分析和設計基本理論、基本方法的基礎上，著重分析和說明採用Verilog HDL進行數字系統設計和和實現的方法。本書主要內容包括數字系統設計概述、數字技術基礎、Verilog HDL基本語法、組合邏輯電路分析和設計、時序邏輯電路分析和設計、可編程邏輯器件原理、Verilog HDL綜合設計實例、Quartus II開發平臺簡介等，並將Verilog HDL的介紹滲透於各個章節。
今日66折
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。