納米數字集成電路的偏差效應分析與優化：從電路級到系統級（簡體書）

本書主要涉及在納米工藝下較為嚴重的晶體管老化效應――負偏置溫度不穩定性和製造過程中引起的參數偏差。介紹了參數偏差效應產生的物理機制及對電路服役期可靠性的影響，並提出了從電路級到系統級的相應的分析、預測和優化方法。

靳松，博士，副教授，碩士生導師。2007.9-2011.7 在中科院計算所攻讀博士學位。畢業後進入華北電力大學電氣與電子工程學院電子與通信工程系任教。研究方向為可靠計算，大規模集成電路設計、測試及驗證。講授數字電子技術基礎和嵌入式系統設計課程。作為負責人主持國家自然科學基金一項、河北省自然科學基金兩項、橫向課題若干。發表SCI檢索論文十餘篇，EI檢索期刊和會議論文三十餘篇。
韓銀和，博士，研究員。2006年在中科院計算所獲得博士學位並進入中科院計算所計算機體系結構國家重點實驗室工作。主持多項國家“863”和自然科學基金項目，迄今在國際國內有影響的期刊和會議上發表論文70餘篇。

目錄




第1章緒論




1．1工藝偏差




1．2NBTI效應




1．3章節組織結構




第一部分電路級參數偏差分析和優化







第2章國內外研究現狀




2．1矽前老化分析和預測




2．1．1反應擴散模型




2．1．2基於額定參數值的NBTI模型




2．1．3考慮工藝偏差的老化統計模型和分析




2．2在線電路老化預測




2．2．1基於時延監測原理的在線老化預測方法




2．2．2超速時延測試




2．2．3基於測量漏電變化原理的在線老化預測方法




2．3相關的優化方法




2．3．1電路級優化




2．3．2體系結構級優化




第3章面向工作負載的電路老化分析和預測




3．1老化分析和預測方法概述




3．2關鍵通路和關鍵門的識別




3．2．1潛在關鍵通路識別




3．2．2潛在關鍵通路的精簡




3．2．3關鍵門的識別




3．3占空比的求解




3．3．1時延約束




3．3．2占空比取值約束




3．4實驗及結果分析




3．5本章小結




第4章電路老化的統計預測和優化




4．1矽前電路老化的統計預測和優化




4．1．1門級老化統計模型




4．1．2統計關鍵門的識別




4．1．3門設計尺寸縮放算法




4．1．4實驗及結果分析




4．2矽前和矽後協同的電路老化統計分析和預測




4．2．1方法概述




4．2．2目標通路的識別




4．2．3矽後學習




4．2．4實驗及結果分析




4．3本章小結




第5章在線電路老化預測




5．1基於時延監測原理的在線電路老化預測方法




5．1．1雙功能時鐘信號生成電路




5．1．2抗工藝偏差影響的設計考慮




5．1．3實驗及結果分析




5．1．4本節小結




5．2基於測量漏電變化原理的在線電路老化預測方法




5．2．1漏電變化與時延變化之間相關性的刻畫




5．2．2漏電變化的測量




5．2．3實驗及結果分析




5．2．4本節小結




第6章多向量方法優化電路老化和漏電




6．1單獨優化NBTI效應導致的電路老化




6．1．1控制向量的生成




6．1．2最佳占空比的求解




6．1．3硬件實現




6．1．4實驗及結果分析




6．2電路老化和靜態漏電的協同優化




6．2．1協同優化模型




6．2．2最佳占空比的求解




6．2．3實驗及結果分析




6．3本章小結




第二部分系統級參數偏差分析和優化







第7章參數偏差在系統級的表現和影響




7．1參數偏差對於多核處理器性能的影響




7．2基於電壓/頻率島的全域異步局部同步設計方法




第8章相關的國內外研究現狀




8．1系統級偏差建模和分析方法




8．2基於全域異步局部同步設計的系統級偏差優化方法




第9章參數良品率感知的多處理器片上系統能耗統計優化方法




9．1背景知識介紹




9．1．1目標平臺與應用




9．1．2能耗模型




9．1．3延遲模型




9．1．4統計任務調度




9．2統計能耗優化方法




9．2．1問題歸納




9．2．2優化方法概述




9．2．3統計偏差模擬




9．2．4統計能耗優化




9．2．5統計任務調度和操作電壓配置




9．2．6統計電壓/頻率島劃分




9．3實驗數據及分析




9．3．1實驗環境




9．3．2實驗結果




9．4本章小結




第10章面向三維多核片上系統的熱感知矽後能耗優化方法




10．1背景知識介紹




10．1．1目標平臺與應用




10．1．2面向三維SoC的能耗模型和延遲模型




10．1．3三維熱模型




10．1．4面向三維芯片的統計偏差模擬




10．2優化框架




10．2．1能效感知的任務調度




10．2．2任務遷移算法




10．3實驗結果及分析




10．3．1實驗配置及說明




10．3．2實驗結果




10．4結論




參考文獻