數字調製解調技術的MATLAB與FPGA實現：Altera/Verilog版(第2版)（簡體書）

本書以Altera公司的FPGA為開發平臺，以MATLAB及Verilog HDL為開發工具，詳細闡述數字調制解調技術的FPGA實現原理、結構、方法和仿真測試過程，並通過大量工程實例分析FPGA實現過程中的具體技術細節。主要內容包括FPGA實現數字信號處理基礎、ASK調制解調、PSK調制解調、FSK調制解調、QAM調制解調以及擴頻通信等。本書思路清晰、語言流暢、分析透徹，在簡明闡述設計原理的基礎上，追求對工程實踐的指導性，力求使讀者在較短的時間內掌握數字調制解調技術的FPGA設計的知識和技能。作者精心設計了與本書配套的FPGA開發板，詳細講解了工程實例的板載測試步驟及方法，形成了從理論到實踐的完整學習過程，可以有效加深讀者對調制解調技術的理解。本書的配套資料收錄了完整的MATLAB及Verilog HDL代碼，讀者可登錄華信教育資源網免費注冊後下載。

杜勇，四川省廣安市人，高級工程師。1999年於湖南大學獲電子工程專業學士學位，2005年於國防科技大學獲信息與通信工程專業碩士學位。主要從事數字信號處理、無線通信以及FPGA應用技術研究。發表學術論文十余篇，出版《數字濾波器的MATLAB與FPGA實現（第2版）》、《數字通信同步技術的MATLAB與FPGA實現》、《數字調制解調技術的MATLAB與FPGA實現》等多部著作。

第2版前言
自2012年出版《數字濾波器的MATLAB與FPGA實現》後，根據廣大讀者的反饋和需求，作者從濾波器、同步技術和調制解調三個方面，出版了數字通信技術的MATLAB與FPGA實現系列圖書。根據採用的FPGA和硬件描述語言的不同，這套圖書分為Xilinx/VHDL版（採用Xilinx公司的FPGA和VHDL）和Altera/Verilog版（採用Altera公司的FPGA與VerilogHDL）。這套圖書能夠給廣大工程師及在校學生的工作和學習有所幫助，是作者莫大的欣慰。
作者在2015年出版了Altera/Verilog版，在2017年出版了Xilinx/VHDL版。針對Xilinx/VHDL版，作者精心設計了FPGA開發板CXD301，並在Xilinx/VHDL版中增加了板載測試內容，取得了良好效果，對讀者的幫助很大。
根據廣大讀者的建議，以及Xilinx/VHDL版的啟發，作者從2018年開始著手Altera/Verilog版的改版工作。但限於時間及精力，以及對應的開發板CRD500的研制進度，遲遲沒有完稿，一晃竟推遲了近兩年的時間。
與本書第1版相比，這次改版主要涉及以下幾個方面：
（1）對涉及FPGA工程實例的章節，增加了主要工程實例的板載測試內容（基於開發板CRD500進行板載測試），給出了測試程序代碼，並對測試結果進行了分析。
（2）Quartus軟件更新很快，幾乎每年都會推出新的版本。2014及以前的版本均為Quartus II，2015年後推出的版本更名為Quartus Prime，目前的版本是Quartus Prime 18.1。Quartus II和Quartus Prime的設計界面相差不大，設計流程也幾乎完全相同。其中，Quartus 13是後同時支持32 bit及64 bit系統的軟件版本，後續版本僅支持64 bit系統。為了兼顧更廣泛的設計平臺，同時考慮到軟件版本的穩定性，本書及開發板配套例程均採用Quartus 13.1。本書第1版採用的是MATLAB 7.0，這次改版採用的是MATLAB R2014a。
（3）為了便於在CRD500上進行板載測試驗證，對部分工程實例參數進行了適當的調整。
（4）在編寫板載測試內容時，發現本書第1版中的部分程序還有需要完善的地方，這次改版對這些程序進行了補充及優化。
（5）根據讀者的反饋信息，修改了本書第1版中的一些敘述不當或不準確的地方。
限於作者水平，本書的不足之處在所難免，敬請讀者批評指正。歡迎大家就相關技術問題進行交流，或對本書提出改進建議。

杜勇
2020年1月


第1版前言
為什麼要寫這本書
為什麼要寫這本書呢？或者說為什麼要寫數字通信技術的MATLAB與FPGA實現相關內容的書呢？記得在電子工業出版社出版《數字濾波器的MATLAB與FPGA實現》時，我在前言中提到寫作的原因主要有三條：其一是FPGA在電子通信領域得到了越來越廣泛的應用，並已逐漸成為電子產品實現的方案；其二是國內市場上專門討論如何採用FPGA實現數字通信技術的書籍相對欠缺；其三是數字通信技術本身十分複雜，關鍵技術較多，在一本書中全面介紹數字通信技術的FPGA實現時難免有所遺漏，且內容難以翔實。因此，根據自己從業經驗，將數字通信的關鍵技術大致分為濾波器技術、同步技術和調制解調技術三種，並嘗試著先寫濾波器技術，再逐步完成其他兩種技術的寫作。在廣大讀者的支持和鼓勵下，先後又出版了《數字通信同步技術的MATLAB與FPGA實現》和《數字調制解調技術的MATLAB與FPGA實現》。這樣，關於數字通信技術的MATLAB與FPGA實現的系列著作總算得以完成，多年前的構想總算成為現實！
自數字通信技術的MATLAB與FPGA實現的系列著作出版後，陸續通過郵件或博客的方式收到廣大讀者的反饋意見。一些讀者直接通過郵件告知書中的內容對工作的幫助；一些讀者提出了很多中肯的、有建設性的意見和建議；更多的讀者通過郵件交流書中的相關設計問題。《數字濾波器的MATLAB與FPGA實現》採用Xilinx公司的FPGA和VHDL作為開發平臺（Xilinx/VHDL版），該書出版後，不少讀者建議出版採用Verilog HDL作為開發平臺的版本。這是個很好的建議。在Xilinx/VHDL版順利出版之後，終於可以開始Altera/Verilog版的寫作了，以滿足不同讀者的需求。
回顧寫作這套圖書時的想法，作者顯然是受了中學時代閱讀的金庸先生的武俠小說的影響，金庸先生的幾本經典小說在人物和情節的安排上是一脈相承的，因此，在這套圖書的內容安排上也考慮了一定的銜接性。《數字濾波器的MATLAB與FPGA實現》的後一章討論的是調制解調方面的內容，一方面涉及了調制解調中的濾波器設計，另一方面簡單地介紹了載波同步的知識。《數字通信同步技術的MATLAB與FPGA實現》中介紹的濾波器設計的內容多引自《數字濾波器的MATLAB與FPGA實現》，重點對載波同步、位同步、幀同步等經典的同步技術進行了詳細的闡述。濾波器及同步技術又是調制解調技術中的核心功能電路。
李開復先生在他的博客中有下面這段話：
西方有一句名言，“聽過的我會忘記，看過的我能記得，做過的我才理解”。在學校學習時，一定要做到融會貫通，不能只死背書本，一定要動手實踐。不但要學習知識，還要知道應該如何使用知識。融會貫通意味著高校培養出的學生必須善於將學習到的知識應用於實踐。在IT領域，許多公司都希望加入公司的畢業生擁有10萬行代碼以上的編程經驗（例如，在Google，很多應聘者都因為實際動手能力不足而沒能通過面試），但不少計算機相關專業的中國學生告訴我說，他們在學校的四年時間裡，自己真正動手編寫過的程序還不超過1000行。這一方面說明了一些學校在教學時不重視對學生實踐能力的培養，另一方面也說明了很多學生只知道學習“死”的知識，而不知道去尋找或創造機會來將學到的知識用在具體的實踐中。
上面這段話道出了絕大多數剛畢業的大學生的狀態。回想自己剛離開大學校園後，在初次從事具體的電路設計時所感覺到的茫然仍然清晰如昨日！
作為一名電子通信領域的技術人員，在從業之初通常都會遇到類似的困惑：如何將從教材中所學到的理論知識與實際中的工程設計結合起來？如何將這些教材中的理論知識轉換成實際的電路？絕大多數的數字通信類教材對通信原理的講解都十分透徹，但理論與實踐之間顯然需要有一座可以順利通過的橋梁。一個常用的方法是通過採用MATLAB等工具進行軟件仿真來加深對理論知識的理解，但更好的方法顯然是直接參與工程的設計與實現。
然而，在校學生極少有機會參與實際工程的設計，在工作中往往感到學校所學的理論知識很難與實際的工程聯繫起來。教科書上講解的是原理性的內容，即使可以很好地解答教科書中的習題，或者能夠熟練地推導書中的公式，但在進行工程設計時，如何用具體的電路或硬件平臺來實現這些理論知識及公式，仍然是廣大工程師面臨的一個巨大難題。對於數字通信專業來講，由於其涉及的理論知識比較複雜，在真正進行工程設計時會發現根本無從下手。採用MATLAB、System View等軟件對通信理論進行仿真，雖然可以直觀地驗證算法的正確性，並查看仿真結果，但這類軟件的仿真僅僅停留在算法或模型上，與真正的工程設計及實現完全是兩個不同的概念。FPGA很好地解決了這一問題。FPGA本來就是基於工程應用的，其仿真技術可以很好地仿真實際的工作情況。尤其是時序仿真技術，在計算機上通過了時序仿真的程序，幾乎不再需要修改就可以直接應用到工程中。這種設計、驗證、仿真的一體化，可以極好地將理論知識與工程實踐完美地結合起來，從而提高學習的興趣。
FPGA具有快速的並行運算能力，以及獨特的組成結構，已成為電子通信領域必不可少的實現平臺之一。本書的目的正是架起一座理論知識與工程實踐之間的橋梁，通過具體的設計實例，詳細講解從理論到工程實現的方法、步驟和過程，以便工程技術人員能夠盡快掌握利用FPGA實現數字通信技術的方法。
目前，市場上已有很多介紹ISE、Quartus II等FPGA開發環境，以及VHDL、Verilog HDL等硬件描述語言的圖書。如果我們僅僅使用FPGA來實現一些數字邏輯電路，或者理論性不強的控制電路，掌握FPGA開發工具及VHDL的語法就可以開始工作了。數字通信的理論性要強得多，採用FPGA實現數字通信技術的前提條件是要對理論知識有深刻的理解。在理解理論知識之後，關鍵的問題是根據這些理論知識，利用FPGA的特點，找到合適的算法實現結構，厘清工程實現的思路，並採用VHDL、Verilog HDL等硬件描述語言進行實現。因此，要想順利地讀懂本書，讀者除了要掌握數字通信的理論知識，還需要對FPGA的開發環境和硬件描述語言有一定的了解。
在本書的寫作過程中，作者兼顧了數字通信的理論知識和工程設計過程的完整性，重點突出FPGA設計、結構、實現的細節，以及仿真測試方法。在講解理論知識時，重點從工程應用的角度進行介紹，主要介紹工程設計時必須掌握和理解的理論知識，並且結合FPGA的特點進行討論，以便讀者能夠盡快找到理論知識與工程實踐之間的結合點。在講解具體工程實例的FPGA實現時，不僅給出了完整的程序代碼，還從思路和結構上對程序代碼進行詳細的分析和說明。根據作者的理解，針對一些似是而非的概念，結合具體工程實例的仿真測試加以闡述，希望能夠為讀者提供更多有用的參考。相信讀者按照本書講解的步驟完成一個個具體的工程實例時，會逐步感覺到理論知識與工程實踐之間完美結合的暢快，對理論知識的理解也必將越來越深刻，就更容易構建起理論知識與工程實踐之間的橋

第1章　數字通信及FPGA概述 （1）
1.1　數字通信系統概述 （1）
1.1.1　數字通信的一般處理流程 （1）
1.1.2　本書討論的通信系統模型 （3）
1.1.3　數字通信的特點及優勢 （4）
1.1.4　數字通信的發展概述 （6）
1.2　數字通信中的幾個基本概念 （7）
1.2.1　與頻譜相關的概念 （7）
1.2.2　帶寬的定義 （10）
1.2.3　采樣與頻譜搬移 （13）
1.2.4　噪聲與信噪比 （17）
1.3　FPGA的基礎知識 （18）
1.3.1　從晶體管到FPGA （18）
1.3.2　FPGA的發展趨勢 （21）
1.3.3　FPGA的組成結構 （22）
1.3.4　FPGA的工作原理 （27）
1.4　FPGA與其他處理平臺的比較 （29）
1.4.1　ASIC、DSP及ARM的特點 （29）
1.4.2　FPGA的特點及優勢 （30）
1.5　Altera公司FPGA簡介 （31）
1.6　FPGA開發板CRD500 （33）
1.6.1　CRD500簡介 （33）
1.6.2　CRD500典型應用 （35）
1.7　小結 （36）
參考文獻 （36）
第2章　設計語言及環境介紹 （38）
2.1　HDL簡介 （38）
2.1.1　HDL的特點及優勢 （38）
2.1.2　選擇VHDL還是Verilog HDL （39）
2.2　Verilog HDL基礎 （40）
2.2.1　Verilog HDL的特點 （40）
2.2.2　Verilog HDL程序結構 （41）
2.3　FPGA開發工具及設計流程 （43）
2.3.1　Quartus II開發軟件 （43）
2.3.2　ModelSim仿真軟件 （46）
2.3.3　FPGA設計流程 （48）
2.4　MATLAB軟件 （50）
2.4.1　MATLAB簡介、工作界面和優勢 （50）
2.4.2　MATLAB中常用的信號處理函數 （53）
2.5　MATLAB與Quartus II的數據交換 （60）
2.6　小結 （60）
參考文獻 （61）
第3章　FPGA實現數字信號處理基礎 （62）
3.1　FPGA中數的表示 （62）
3.1.1　萊布尼茲與二進制 （62）
3.1.2　定點數表示 （63）
3.1.3　浮點數表示 （64）
3.2　FPGA中數的運算 （67）
3.2.1　加、減法運算 （67）
3.2.2　乘法運算 （70）
3.2.3　除法運算 （71）
3.2.4　有效數據位的計算 （71）
3.3　有限字長效應 （74）
3.3.1　有限字長效應的產生原因 （74）
3.3.2　A/D轉換的有限字長效應 （75）
3.3.3　系統運算中的有限字長效應 （76）
3.4　FPGA中的常用處理模塊 （78）
3.4.1　加法器模塊 （78）
3.4.2　乘法器模塊 （80）
3.4.3　除法器模塊 （82）
3.4.4　浮點數運算模塊 （83）
3.5　小結 （84）
參考文獻 （85）
第4章　濾波器的MATLAB與FPGA實現 （86）
4.1　濾波器概述 （86）
4.1.1　濾波器的分類 （86）
4.1.2　濾波器的特徵參數 （88）
4.2　FIR濾波器與IIR濾波器的原理 （89）
4.2.1　FIR濾波器原理 （89）
4.2.2　IIR濾波器原理 （90）
4.2.3　IIR濾波器與FIR濾波器的比較 （90）
4.3　FIR濾波器的MATLAB設計 （91）
4.3.1　利用fir1函數設計FIR濾波器 （91）
4.3.2　利用kaiserord函數設計FIR濾波器 （94）
4.3.3　利用fir2函數設計FIR濾波器 （94）
4.3.4　利用firpm函數設計FIR濾波器 （96）
4.4　IIR濾波器的MATLAB設計 （98）
4.4.1　利用butter函數設計IIR濾波器 （98）
4.4.2　利用cheby1函數設計IIR濾波器 （99）
4.4.3　利用cheby2函數設計IIR濾波器 （100）
4.4.4　利用ellip函數設計IIR濾波器 （100）
4.4.5　利用yulewalk函數設計IIR濾波器 （101）
4.4.6　幾種濾波器設計函數的比較 （101）
4.5　FIR濾波器的FPGA實現 （103）
4.5.1　FIR濾波器的實現結構 （103）
4.5.2　採用IP核實現FIR濾波器 （107）
4.5.3　MATLAB仿真測試數據 （112）
4.5.4　仿真測試Verilog HDL的設計 （114）
4.5.5　FPGA實現後的仿真測試 （116）
4.6　IIR濾波器的FPGA實現 （118）
4.6.1　IIR濾波器的結構形式 （118）
4.6.2　級聯型結構IIR濾波器的系數量化 （120）
4.6.3　級聯型結構IIR濾波器的FPGA實現 （124）
4.6.4　FPGA實現後的仿真測試 （127）
4.7　IIR濾波器的板載測試 （128）
4.7.1　硬件接口電路 （128）
4.7.2　板載測試程序 （129）
4.7.3　板載測試驗證 （131）
4.8　小結 （132）
參考文獻 （132）
第5章　ASK調制解調技術的FPGA實現 （134）
5.1　ASK調制解調原理 （134）
5.1.1　ASK信號的產生 （134）
5.1.2　ASK信號的解調 （136）
5.1.3　ASK解調的性能 （137）
5.1.4　多進制振幅調制 （138）
5.2　ASK信號的MATLAB仿真 （138）
5.3　ASK信號的FPGA實現 （141）
5.3.1　FPGA實現模型及參數說明 （141）
5.3.2　ASK信號的Verilog HDL設計 （143）
5.3.3　FPGA實現ASK信號後的仿真測試 （144）
5.4　非相干解調法的MATLAB仿真 （146）
5.5　非相干解調法的FPGA實現 （148）
5.5.1　非相干解調法的FPGA實現模型及參數說明 （148）
5.5.2　非相干解調法的Verilog HDL設計 （148）
5.5.3　FPGA實現非相干解調法後的仿真測試 （150）
5.6　符號判決門限的FPGA實現 （151）
5.6.1　確定ASK解調信號的判決門限 （152）
5.6.2　判決門限模塊的Verilog HDL實現 （152）
5.6.3　FPGA實現判決門限模塊後的仿真測試 （154）
5.7　位同步技術的FPGA實現 （154）
5.7.1　位同步技術的工作原理 （154）
5.7.2　位同步模塊的Verilog HDL實現 （157）
5.7.3　雙相時鐘信號的Verilog HDL實現 （159）
5.7.4　微分鑒相模塊的Verilog HDL實現 （160）
5.7.5　單穩態觸發器的Verilog HDL實現 （162）
5.7.6　控制分頻模塊的Verilog HDL實現 （164）
5.7.7　FPGA實現及仿真測試 （165）
5.8　ASK信號解調系統的FPGA實現及仿真 （166）
5.8.1　解調系統的Verilog HDL實現 （166）
5.8.2　完整系統的仿真測試 （168）
5.9　ASK調制解調系統的板載測試 （171）
5.9.1　硬件接口電路 （171）
5.9.2　板載測試程序 （171）
5.9.3　板載測試驗證 （174）
5.10　小結 （175）
參考文獻 （176）
第6章　FSK調制解調技術的FPGA實現 （177）
6.1　FSK調制解調原理 （177）
6.1.1　2FSK信號的時域表示 （177）
6.1.2　相關係數與頻譜特性 （178）
6.1.3　非相干解調法的原理 （180）
6.1.4　相干解調法原理 （182）
6.1.5　解調方法的應用條件分析 （183）
6.2　2FSK信號的MATLAB仿真 （184）
6.2.1　不同調制指數的2FSK信號仿真 （184）
6.2.2　2FSK信號非相干解調的仿真 （185）
6.2.3　2FSK信號相干解調的仿真 （191）
6.3　FSK信號的FPGA實現 （194）
6.3.1　FSK信號的產生方法 （194）
6.3.2　2FSK信號的Verilog HDL實現 （195）
6.3.3　FPGA實現後的仿真測試 （196）
6.4　2FSK信號解調的FPGA實現 （197）
6.4.1　解調模型及參數設計 （197）
6.4.2　2FSK信號解調系統的Verilog HDL實現 （198）
6.4.3　FPGA實現後的仿真測試 （203）
6.5　MSK信號的產生原理 （205）
6.5.1　MSK信號的時域特徵 （205）
6.5.2　MSK信號的頻譜特性 （206）
6.5.3　MSK信號的產生方法 （207）
6.6　MSK信號的FPGA實現 （209）
6.6.1　實例參數及模型設計 （209）
6.6.2　MSK信號的Verilog HDL實現及仿真 （210）
6.7　MSK信號的解調原理 （211）
6.7.1　延遲差分解調法 （211）
6.7.2　平方環相干解調法 （212）
6.8　MSK信號解調的MATLAB仿真 （214）
6.8.1　仿真模型及參數說明 （214）
6.8.2　MSK信號的平方環相干解調的MATLAB仿真 （214）
6.9　平方環的FPGA實現 （217）
6.9.1　鎖相環的工作原理 （217）
6.9.2　平方環的工作原理 （220）
6.9.3　平方環性能參數設計 （221）
6.9.4　平方環的Verilog HDL設計 （223）
6.9.5　FPGA實現後的仿真測試 （227）
6.10　MSK信號解調的FPGA實現 （228）
6.10.1　MSK信號解調環路參數設計 （228）
6.10.2　頂層模塊的Verilog HDL設計 （230）
6.10.3　脈衝成形及解調模塊的Verilog HDL設計 （234）
6.10.4　MSK信號解調環路FPGA實現後的仿真測試 （236）
6.11　2FSK調制解調的板載測試 （237）
6.11.1　硬件接口電路 （237）
6.11.2　板載測試程序 （238）
6.11.3　板載測試驗證 （239）
6.12　小結 （240）
參考文獻 （241）
第7章　PSK調制解調技術的FPGA實現 （243）
7.1　DPSK調制解調原理 （243）
7.1.1　DPSK信號的調制原理 （243）
7.1.2　採用Costas環解調DPSK信號 （245）
7.1.3　DPSK調制解調的MATLAB仿真 （246）
7.2　DPSK信號解調的FPGA實現 （249）
7.2.1　Costas環的參數設計 （249）
7.2.2　Costas環的Verilog HDL設計 （251）
7.2.3　FPGA實現後的仿真測試 （254）
7.3　DQPSK調制解調原理 （254）
7.3.1　QPSK調制原理 （254）
7.3.2　雙比特碼元的差分編/解碼原理 （256）
7.3.3　DQPSK信號的解調原理 （257）
7.3.4　DQPSK調制解調的MATLAB仿真 （260）
7.4　DQPSK信號的FPGA實現 （264）
7.4.1　差分編/解碼的Verilog HDL設計 （264）
7.4.2　DQPSK信號的Verilog HDL設計 （267）
7.5　DQPSK信號解調的FPGA實現 （272）
7.5.1　極性Costas環的Verilog HDL設計 （272）
7.5.2　FPGA實現後的仿真測試 （276）
7.5.3　跟蹤策略和解調性能 （277）
7.5.4　DQPSK信號解調系統的設計 （279）
7.5.5　DQPSK信號解調系統的仿真測試 （282）
7.6　?/4 QPSK調制解調原理 （283）
7.6.1　?/4 QPSK7