現代VLSI器件基礎(第2版)（簡體書）

本書全面且深入地講授了現代大規模集成電路(VLSI)中主流的半導體器件(CMOS器件、BJT器件等)的基本原理、高等器件物理、器件性能評估、器件設計與應用、器件縮比等一系列問題。該書在高等器件物理與實際的器件設計及其電路應用之間搭建了一座橋樑，不僅具有教科書的作用，還具有重要的應用價值。

黃如，理學博士，教授，中國科學院院士、發展中國家科學院院士，北京大學副校長，長期從事半導體新器件及其應用研究，主要包括低功耗新結構新原理器件、新型神經形態器件及相關技術、器件、電路可靠性與波動性、關鍵共性工藝等。截至2019年7月，黃如已合作出版著作5本，發表學術論文250餘篇，在微電子器件領域標誌性國際會議IEDM、VLSI和標誌性期刊EDL、TED上發表70餘篇論文(自2007年以來連續12年在IEDM上發表論文32篇)，多項研究成果連續被列入四個版本的國際半導體技術發展路線圖ITRS。

享譽世界的半導體器件“聖經”級教科書。



享譽世界的半導體器件“聖經”級教科書。

第 1 章 引言

1.1 VLSI 器件技術的發展史

1.1.1 歷史回顧

1.1.2 最新進展

1.2 現代 VLSI 器件

1.2.1 現代 CMOS 晶體管

1.2.2 現代雙極晶體管

1.3 本書內容簡介

第 2 章 基本器件物理

2.1 矽中的電子和空穴

2.1.1 矽的能帶

2.1.2 n 型矽和 p 型矽

2.1.3 矽中的載流子輸運

2.1.4 VLSI 器件工作中的幾個基本方程

2.2 p-n 結

2.2.1 p-n 二極管的能帶圖

2.2.2 突變結

2.2.3 二極管方程

2.2.4 I-V 特性

2.2.5 時間依賴性和開關特性

2.2.6 擴散電容

2.3 MOS 電容

2.3.1 表面勢：積累、耗盡與反型

2.3.2 矽中的靜電勢和電荷分佈

2.3.3 MOS 電容的定義和特性

2.3.4 多晶矽柵功函數和耗盡效應

2.3.5 非平衡狀態下的 MOS 電容和柵控二極管

2.3.6 二氧化矽層和矽―氧化層界面電荷

2.3.7 氧化層電荷和界面陷阱對器件特性的影響

2.4 金屬―矽接觸

2.4.1 肖特基勢壘二極管的靜態特性

2.4.2 肖特基勢壘二極管的電流輸運

2.4.3 肖特基勢壘二極管的 I-V 特性

2.4.4 歐姆接觸

2.5 高場效應

2.5.1 碰撞電離和雪崩擊穿

2.5.2 帶帶隧穿

2.5.3 通過 SiO2的隧穿

2.5.4 熱載流子由 Si 注入 SiO2

2.5.5 柵控二極管中的高場效應

2.5.6 介質擊穿

習題

第 3 章 MOSFET 器件

3.1 長溝道 MOSFET

3.1.1 漏電流模型

3.1.2 MOSFET 的 I-V 特性

3.1.3 亞閾特性

3.1.4 襯底偏壓和溫度對閾值電壓的影響

3.1.5 MOSFET 溝道遷移率

3.1.6 MOSFET 電容和反型層電容效應

3.2 短溝道 MOSFET

3.2.1 短溝道效應

3.2.2 速度飽和和高場輸運

3.2.3 溝道長度調製

3.2.4 源―漏串聯電阻

3.2.5 MOSFET 退化和高電場下的擊穿

習題

第 4 章 CMOS 器件設計

4.1 MOSFET 的按比例縮小

4.1.1 恒定電場按比例縮小

4.1.2 一般化按比例縮小

4.1.3 不可縮小效應(Nonscaling Effect)

4.2 閾值電壓

4.2.1 閾值電壓的要求

4.2.2 溝道摻雜分佈設計

4.2.3 非均勻摻雜

4.2.4 量子效應對閾值電壓的影響

4.2.5 離散雜質對閾值電壓的影響

4.3 溝道長度

4.3.1 溝道長度的不同定義

4.3.2 有效溝道長度的提取方法

4.3.3 有效溝道長度的物理意義

習題

第 5 章 CMOS 性能因子

5.1 CMOS 電路基本模塊

5.1.1 CMOS 反相器

5.1.2 CMOS 的“與非門”和“或非門”

5.1.3 反相器和 NAND 結構的版圖

5.2 寄生元件

5.2.1 源―漏電阻

5.2.2 寄生電容

5.2.3 柵電阻

5.2.4 互連線電容和電阻

5.3 器件參數對 CMOS 延遲的影響

5.3.1 傳播延遲和延遲的表達式

5.3.2 溝寬、溝長和柵氧化層厚度對 CMOS 延遲的影響

5.3.3 電源電壓和閾值電壓對 CMOS 延遲的影響

5.3.4 寄生電阻和電容對 CMOS 延遲的影響

5.3.5 二輸入 NAND 結構電路的延遲和體效應

5.4 其他 CMOS 器件的性能因子

5.4.1 射頻電路中的 MOSFET

5.4.2 器件輸運特性對 CMOS 性能的影響

5.4.3 低溫 CMOS 器件

習題

第 6 章 雙極器件

6.1 n-p-n 雙極晶體管

6.1.1 雙極晶體管的基本工作原理

6.1.2 修正簡單的二極管理論來描述雙極晶體管

6.2 理想的 I-V 特性

6.2.1 集電極電流

6.2.2 基極電流

6.2.3 電流增益

6.2.4 理想的 IC-VCE特性

6.3 典型 n-p-n 雙極晶體管的特性

6.3.1 發射區和基區串聯電阻效應

6.3.2 基區―集電區電壓對集電極電流的影響

6.3.3 大電流下的集電極電流下降

6.3.4 小電流下的非理想基極電流

6.4 雙極器件的等效電路模型和時變分析

6.4.1 基本直流模型

6.4.2 基本交流模型

6.4.3 小信號等效電路模型

6.4.4 發射區擴散電容

6.4.5 電荷控制分析

6.5 擊穿電壓

6.5.1 存在基區―集電區結雪崩倍增效應時的共基極電流增益

6.5.2 晶體管中的飽和電流

6.5.3 BVCEO和 BVCBO的關係

習題

第 7 章 雙極器件設計

7.1 發射區的設計

7.1.1 擴散或注入加擴散的發射區

7.1.2 多晶矽發射區

7.2 基區的設計

7.2.1 基區方塊電阻率與集電極電流密度之間的關係

7.2.2 內基區摻雜分佈

7.2.3 准中性內基區中的電場

7.2.4 基區渡越時間

7.3 集電區的設計

7.3.1 基區展寬效應可忽略時的集電區設計

7.3.2 基區展寬效應十分顯著時的集電區設計

7.4 SiGe 基雙極晶體管

7.4.1 具有簡單線性梯度漸變帶隙的晶體管

7.4.2 發射區中存在鍺時的基極電流

7.4.3 基區具有梯形鍺分佈的晶體管

7.4.4 包含常數基區鍺分佈的晶體管

7.4.5 發射區深度對器件特性的影響

7.4.6 一些最優的鍺分佈

7.4.7 通過 VBE來調製基區寬度

7.4.8