滿額折
商品簡介
相關商品
商品簡介
本書聚焦CMOS模擬集成電路版圖設計領域，從版圖的基本概念、設計方法和EDA工具入手，循序漸進介紹了CMOS模擬集成電路版圖規劃、佈局、設計到流片的全流程；詳盡地介紹了目前主流使用的模擬集成電路版圖設計和驗證工具---Cadence IC 6.1.7與Siemens EDA Calibre Design Solutions (Calibre)；同時展示了運算放大器、帶隙基準源、低壓差線性穩壓器、模-數轉換器等典型模擬集成電路版圖的設計實例，並結合實例對LVS驗證中的典型案例進行了歸納和總結；最後對集成電路設計使用的工藝設計工具包內容，以及參數化單元建立方法進行了討論。
今日66折
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。