邏輯與數字系統設計(Verilog版)：習題解答與實驗教程（簡體書）

本書是普通高等教育“十一五”國家級規劃教材《邏輯與數字系統設計（第2版·Verilog版）》（清華大學出版社出版，李晶皎、王愛俠、閆愛云、李景宏編著）的配套用書。本書分為上下兩篇：上篇包括各章學習要點、例題解析與Verilog編程和仿真，以及習題解答；下篇包括組合邏輯電路實驗和時序邏輯電路實驗，課程設計，以及實驗報告和課程設計報告模板。附錄包括 Quartus Prime使用和ModelSim仿真、Quartus Prime嵌入邏輯分析儀使用和下載調試，以及 Vivado使用。
本書可作為計算機類、電子類、自動化類等相關專業的教學參考書和實驗教材，也可供相關專業的工程技術人員參考。

李晶皎，東北大學教授，博士生導師。2006-2022年電工電子基礎課程教學指導分委員會委員。主要從事模式識別、嵌入式等領域科研研究，發表論文近100篇，獲國家發明專利十余項，指導青年教師發表教學論文近10篇。國家級精品課“電子技術基礎”課程負責人。主講“模擬電子技術基礎”“數字電子技術基礎”“電子技術基礎”“數字邏輯與數字系統”等課程。出版譯著和教材十余部，代表性教材有：《電路與電子學》（十二五國家級規劃教材）、《邏輯與數字系統設計》（十一五國家級規劃教材）、《模式識別》（十一五國家級規劃教材）。
王愛俠，東北大學講師。從事模擬電子技術與數字電子技術基礎教學工作多年，參編《數字邏輯與數字系統（第5版）》等多部教材，並擔任配套實驗教材以及配套習題集副主編。
閆愛云，東北大學講師。主講“數字電子技術”“數字邏輯與數字系統”等課程。副主編《電路與電子學》，主編《電路與電子學（第5版）實驗教程》。獲“第一屆東北地區高校電工電子基礎課程實驗教學案例設計競賽”一等獎等，獲2021年第二批產學研合作協同育人項目一項。主持和參加國家自然科學基金項目、中國高校產學研創新基金項目多項。發表學術論文10余篇，獲國家發明專利2項。
李景宏，東北大學副教授。從事電子科學與技術的研究及教學工作多年。出版《數字邏輯與數字系統》等6部教材，發表論文20余篇。

（1） 以應用型技術人才培養為導向，完善課程輔導和實踐教學體系，將理論與實踐充分結合。
（2） 將課程有機地結合起來，增加融合度，減少內容重復或斷裂，使學生能夠系統地學習邏輯電路和數字系統設計的專業知識和實踐方法。
（3） 將設計的項目難度由簡單到複雜進行深化，有效地體現工程教育理念。
（4） 培養學生具備工程思維，具有應用技術型工程能力、自主創新及實踐能力。

本書是普通高等教育“十一五”國家級規劃教材《邏輯與數字系統設計(第2版·Verilog版)》(清華大學出版社，李晶皎、王愛俠、閆愛云、李景宏編著)的配套用書。

為了培養學生具備工程思維，具有應用技術型工程能力、自主創新及實踐能力，編者所在的東北大學在課程體系改革時，考慮到課程內部和構成要素之間的關係，將課程有機地結合起來，減少內容重復或割裂，使學生能夠系統地學習邏輯電路和數字系統設計的專業知識和實踐方法。以應用型技術人才培養為導向，完善課程輔導和實踐教學體系，將理論與實踐充分結合。本書設計項目的難度由低到高，有效地體現了工程教育理念，有助於提高學生的專業綜合能力。

全書由上篇、下篇和附錄組成。上篇包括第1~8章，每章由學習要點、例題解析和習題解答3部分組成。“學習要點”對本章內容進行高度概括，使學生可以快速地把握知識要點，從而提高復習效率。“例題解析”選取了具有代表性的例題，並進行細致的分析與解答。“習題解答”給出了主教材習題的詳細解答。下篇包括第9~12章，分別是組合邏輯電路實驗、時序邏輯電路的實驗、課程設計，以及實驗報告和課程設計報告模板。附錄由3部分組成，其中附錄A介紹Quartus Prime使用和ModelSim仿真； 附錄B介紹Quartus Prime嵌入邏輯分析儀使用和下載調試； 附錄C介紹Vivado使用，具體包括Vivado 2018.3使用、Vivado Simulator仿真、ModelSim Simulator仿真、Vivado集成邏輯分析儀ILA使用，以及引腳配置和下載調試。

編者建議在實驗教學和課程設計時放棄傳統的實驗箱，改用FPGA開發板，最好是便攜式FPGA開發板。在課程教學中，學生應隨身攜帶FPGA開發板，以完成Verilog HDL設計和仿真以及下載測試。

參加本書編寫的教師有東北大學的李晶皎、王愛俠、閆愛云、李景宏。

由於編者水平有限，書中難免存在不當之處，懇請讀者批評指正。

李晶皎
2024年4月於沈陽

上篇習 題 解 答

第1章數字邏輯基礎

1.1學習要點

1.2例題解析

1.3習題解答

第2章可編程邏輯器件基礎

2.1學習要點

2.2例題解析

2.3習題解答

第3章硬件描述語言Verilog HDL基礎

3.1學習要點

3.2例題解析

3.3習題解答

第4章組合邏輯電路

4.1學習要點

4.2例題解析

4.3習題解答

第5章鎖存器和觸發器

5.1學習要點

5.2例題解析

5.3習題解答

第6章時序邏輯電路

6.1學習要點

6.2例題解析

6.3習題解答

第7章半導體存儲器

7.1學習要點

7.2例題解析

7.3習題解答

第8章數字系統設計基礎

8.1學習要點

8.2例題解析

8.3習題解答

下篇實 驗 教 程

第9章組合邏輯電路實驗

9.1組合邏輯電路Verilog編程與ModelSim仿真實驗

9.2譯碼器與七段數碼管靜態顯示實驗

9.3加法器和減法器實驗

9.4運算器實驗

第10章時序邏輯電路實驗

10.1移位寄存器實驗

10.2計數器綜合實驗

10.3多位七段數碼管動態顯示實驗

10.4序列信號發生器實驗

10.5序列信號檢測器實驗

10.6存儲器實驗

第11章課程設計

11.1數字顯示秒表

11.2數字鐘

11.3洗衣機控制器

11.4汽車尾燈控制器

11.5數字頻率計

11.6樂曲播放器

11.7交通燈信號控制系統

11.8模型計算機

第12章實驗報告和課程設計報告模板

12.1計數器綜合實驗報告模板

12.2汽車尾燈控制器的課程設計報告模板

附錄

附錄AQuartus Prime使用和ModelSim仿真

A.1Quartus Prime 17.1使用

A.2ModelSim仿真

A.3下載調試

附錄BQuartus Prime嵌入邏輯分析儀用法和下載調試

B.1嵌入邏輯分析儀使用方法

B.2嵌入邏輯分析儀下載調試

附錄CVivado使用

C.1Vivado 2018.3使用

C.2仿真

C.3Vivado集成邏輯分析儀ILA使用

C.4引腳配置和下載調試

參考文獻