滿額折
ESD設計與綜合（簡體書）
商品資訊
系列名：國際電氣工程先進技術譯叢
ISBN13：9787111427766
出版社：機械工業出版社
作者：(美)沃爾德曼
出版日：2013/08/01
裝訂／頁數：平裝／230頁
規格：23.5cm*16.8cm (高/寬)
版次：1
人民幣定價：68 元
定價
：NT$ 408 元優惠價
：87 折 355 元
絕版無法訂購
商品簡介
作者簡介
名人/編輯推薦
目次
相關商品
商品簡介
ESD設計與綜合是Steven H.Voldman博士所著的《ESD Design and Synthesis》的中文翻譯版。本書的目的在于教會讀者半導體芯片上ESD設計的“藝術”。全書的線索將按照如下順序：版圖布局、結構、電源軌及電源軌的ESD網絡、ESD信號引腳解決方案、保護環還有一大批實現的實例。這條線索同其他已公開的大部分相關資料不同，但卻更貼近實際團隊在實現ESD設計過程中所采用的方法。除此之外，本書還將為讀者介紹當下處于熱議的許多結構和概念。同時還將展示如DRAM、SRAM、圖像處理芯片、微處理器、混合電壓到混合信號應用，以及版圖布局等實例。最后，本書還將介紹其他資料中尚未討論過的話題，包括電源總線結構、保護環、版圖布局。本書主要面向需要學習和參考ESD相關設計的工程師，或需要學習ESD相關知識的微電子學和集成電路設計專業高年級學生和研究生
作者簡介
作者:(美)沃爾德曼 譯者:劉志偉、劉繼芝、雷鑑銘、鄒雪城、劉俊杰
Steven H．Voldman博士由于在CMOS、SOI和SiGe工藝下的靜電放電(ESD)保護方面所作出的貢獻，而成為了ESD領域的第一位IEEE Fellow。
他于1979年在布法羅大學獲得了工程學學士學位；并于1981年在麻省理工學院(MIT)獲得了電子工程方向的碩士學位；以后又在MIT獲得第二個電子工程學位(工程碩士學位)；1986年他在IBM的駐地研究員計劃下從佛蒙特大學獲得了工程物理學碩士學位，并于1991年從該校獲得了電子工程的博士學位。
他作為IBM開發團隊的一員已有25年的歷史，主要致力于半導體器件物理、器件設計和可靠性[如軟失效率(SER)、熱電子、漏電機制、閂鎖和ESD]的研究工作。Voldman博士參與到閂鎖技術的研發已有27年之久。他的工作主要針對用于雙極型SRAM、CMOS DRAM、CMOS邏輯、SOI、BiCMOS、SiGe、RF CMOS、RF SOI、智能電源和圖像處理技術中的工藝和電路設計的研究。在2008年，他成為了奇夢達DRAM開發團隊的一員，從事70nm、58nm和48nm CMOS工藝的研究。同年，他成立了一個有限責任公司，并作為臺積電45mn ESD和閂鎖開發團隊的一部分在其總部中國臺灣新竹工作。目前他作為ESD和閂鎖研發的高級首席工程師效力于Intersil公司。
Steven H．Voldman博士由于在CMOS、SOI和SiGe工藝下的靜電放電(ESD)保護方面所作出的貢獻，而成為了ESD領域的第一位IEEE Fellow。
他于1979年在布法羅大學獲得了工程學學士學位；并于1981年在麻省理工學院(MIT)獲得了電子工程方向的碩士學位；以后又在MIT獲得第二個電子工程學位(工程碩士學位)；1986年他在IBM的駐地研究員計劃下從佛蒙特大學獲得了工程物理學碩士學位，并于1991年從該校獲得了電子工程的博士學位。
他作為IBM開發團隊的一員已有25年的歷史，主要致力于半導體器件物理、器件設計和可靠性[如軟失效率(SER)、熱電子、漏電機制、閂鎖和ESD]的研究工作。Voldman博士參與到閂鎖技術的研發已有27年之久。他的工作主要針對用于雙極型SRAM、CMOS DRAM、CMOS邏輯、SOI、BiCMOS、SiGe、RF CMOS、RF SOI、智能電源和圖像處理技術中的工藝和電路設計的研究。在2008年，他成為了奇夢達DRAM開發團隊的一員，從事70nm、58nm和48nm CMOS工藝的研究。同年，他成立了一個有限責任公司，并作為臺積電45mn ESD和閂鎖開發團隊的一部分在其總部中國臺灣新竹工作。目前他作為ESD和閂鎖研發的高級首席工程師效力于Intersil公司。
名人/編輯推薦
從全芯片的角度，對EOS/ESD以及Latchup進行了探討。
目次
前言
致謝
第1章ESD設計綜合1
1.1ESD設計綜合與系統結構流程1
1.1.1自頂向下的ESD設計1
1.1.2自底向上的ESD設計1
1.1.3自頂向下的ESD設計——存儲器芯片3
1.1.4自頂向下的ESD設計——ASIC設計系統3
1.2ESD設計——信號通路和備用電流通路4
1.3ESD電路和原理圖結構思想5
1.3.1理想的ESD網絡和直流電流-電壓設計窗口6
1.3.2ESD設計窗口6
1.3.3頻域設計窗口下的理想ESD網絡8
1.4半導體芯片和ESD設計方案的映射10
1.4.1半導體制造商之間的映射10
1.4.2ESD設計在不同工藝之間的映射11
1.4.3從雙極工藝向CMOS工藝的映射12
1.4.4從數字CMOS工藝向數模混合CMOS工藝的映射13
1.4.5從體硅CMOS工藝向絕緣襯底上的硅（SOI）工藝的映射13
1.4.6ESD設計——由CMOS向RF CMOS工藝的映射14
1.5ESD芯片結構和ESD測試標準15
1.6ESD測試15
1.6.1ESD質量鑒定測試16
1.6.2ESD測試模型16
1.6.3ESD特性測試17
1.6.4TLP測試17
1.7ESD芯片結構和ESD備用電流通路18
1.7.1ESD電路、I/O和核心18
1.7.2ESD信號引腳電路19
1.7.3ESD電源鉗位網絡20
1.7.4ESD軌間電路21
1.7.5ESD設計和噪聲22
1.7.6內部信號通路的ESD網絡23
1.7.7跨區域ESD網絡23
1.8ESD網絡、順序和芯片結構24
1.9ESD設計綜合——無閂鎖的ESD網絡25
1.10ESD設計思想——器件之間的緩沖27
1.11ESD設計思想——器件之間的鎮流28
1.12ESD設計思想——器件內部的鎮流29
1.13ESD設計思想——分布式負載技術29
1.14ESD設計思想——虛設電路30
1.15ESD設計思想——電源去耦31
1.16ESD設計思想——反饋環去耦31
1.17ESD版圖和布局相關的思想32
1.17.1設計對稱32
1.17.2設計分段33
1.17.3ESD設計思想——利用空白空間34
1.17.4ESD設計綜合——跨芯片線寬偏差（ACLV）34
1.17.5ESD設計思想——虛設圖形36
1.17.6ESD設計思想——虛設掩膜36
1.17.7ESD設計思想——鄰接37
1.18ESD設計思想——模擬電路技術38
1.19ESD設計思想——線邦定38
1.20設計規則38
1.20.1ESD設計規則檢查（DRC）39
1.20.2ESD版圖和原理圖（LVS）39
1.20.3電學電阻檢查（ERC）39
1.21總結和結束語40
習題40
參考文獻41
第2章ESD架構和平面布局46
2.1ESD平面布局設計46
2.2外圍I/O設計46
2.2.1焊盤限制的外圍I/O設計結構47
2.2.2焊盤限制的外圍I/O設計結構——交錯I/O48
2.2.3核心電路限制的外圍I/O設計結構49
2.3在外圍I/O設計結構中集成ESD電源鉗位單元50
2.3.1外圍I/O設計結構中在半導體芯片拐角處集成ESD電源鉗位單元50
2.3.2在外圍I/O設計結構中集成ESD電源鉗位單元——電源焊盤51
2.4在外圍I/O設計結構中集成ESD電源鉗位單元——
主/從ESD電源鉗位單元系統51
2.5陣列I/O53
2.5.1陣列I/O——片外驅動模塊54
2.5.2陣列I/O四位組結構55
2.5.3陣列I/O成對結構56
2.5.4陣列I/O——全分布式57
2.6ESD架構——虛設總線結構59
2.6.1ESD架構——虛設VDD總線59
2.6.2ESD架構——虛設接地（VSS）總線60
2.7本地電壓電源供給結構61
2.8混合電壓結構62
2.8.1混合電壓結構——單電源供給62
2.8.2混合電壓結構——雙電源供給63
2.9混合信號結構65
2.9.1混合信號結構——二極管66
2.9.2混合信號結構——CMOS66
2.10混合系統結構——數字和模擬CMOS67
2.10.1數字和模擬CMOS結構67
2.10.2數字和模擬平面布局——模擬電路布局68
2.11混合信號結構——數字、模擬和RF結構70
2.12總結和結束語71
習題71
參考文獻73
第3章ESD電源網絡設計75
3.1ESD電源網絡75
3.1.1ESD電源網絡——ESD設計關鍵參數75
3.1.2ESD和備用通路——ESD電源網絡電阻的作用75
3.2半導體芯片阻抗78
3.3互連失效和動態導通電阻79
3.3.1互連動態導通電阻79
3.3.2鈦/鋁/鈦互連失效80
3.3.3銅互連失效82
3.3.4互連材料的熔點83
3.4互連連線和通孔指南83
3.4.1針對人體模型（HBM）ESD事件的互連連線和通孔指南84
3.4.2針對機器模型（MM）ESD事件的互連連線和通孔指南84
3.4.3針對充電設備模型（CDM）ESD事件的互連連線和通孔指南85
3.4.4針對人體金屬模型（HMM）和IEC 61000-4-2 ESD事件的
互連連線和通孔指南85
3.4.5連線和通孔的ESD指標86
3.5ESD電源網絡電阻86
3.5.1電源網絡設計——ESD電源網絡輸入電阻87
3.5.2ESD輸入到電源網絡連接——沿ESD總線的電阻88
3.5.3電源網絡設計——ESD電源鉗位到電源網絡電阻評估88
3.5.4電源網絡設計——電阻評估90
3.5.5電源網絡設計分布表示92
3.6電源網絡版圖設計94
3.6.1電源網絡設計——電源網絡的開槽94
3.6.2電源網絡設計——電源網絡的分割94
3.6.3電源網絡設計——芯片邊角95
3.6.4電源網絡設計——金屬層堆疊96
3.6.5電源網絡設計——連線槽和編織狀電源總線設計96
3.7ESD規格電源網絡的注意事項97
3.7.1充電設備模型標準電源網絡和互連設計注意事項97
3.7.2人體金屬模型與IEC標準電源網絡和互連設計注意事項97
3.8電源網絡設計綜合——ESD設計規則檢驗方法99
3.8.1電源網絡設計分析——應用ESD虛擬設計級的ESD DRC方法99
3.8.2電源網絡設計綜合——應用ESD互連參數化單元的ESD DRC方法99
3.9總結和結束語102
習題102
參考文獻104
第4章ESD電源鉗位106
4.1ESD電源鉗位106
4.1.1ESD電源鉗位的分類106
4.1.2ESD電源鉗位的設計綜合——關鍵設計參數107
4.2ESD電源鉗位的設計綜合108
4.2.1瞬時響應頻率觸發元件及ESD頻率窗口108
4.2.2ESD電源鉗位頻率設計窗口109
4.2.3ESD電源鉗位的設計綜合——電壓觸發的ESD觸發元件109
4.3ESD電源鉗位設計綜合——ESD電壓鉗位分流元件110
4.3.1ESD電源鉗位觸發條件與分流單元失效111
4.3.2ESD鉗位元件——寬度縮放111
4.3.3ESD鉗位元件——導通電阻112
4.3.4ESD鉗位元件——安全工作區域113
4.4ESD電源鉗位問題113
4.4.1ESD電源鉗位問題——上電與斷電113
4.4.2ESD電源鉗位問題——誤觸發113
4.4.3ESD電源鉗位問題——預充電113
4.4.4ESD電源鉗位問題——充電延遲114
4.5ESD電源鉗位設計114
4.5.1本地的電源供給RC觸發MOSFET ESD電源鉗位114
4.5.2非本地的電源供給RC觸發MOSFET ESD電源鉗位114
4.5.3改良的反相器級反饋的ESD電源鉗位網絡115
4.5.4ESD電源鉗位設計綜合——正向偏置觸發的ESD電源鉗位117
4.5.5ESD電源鉗位設計綜合——IEC 61000-4-2響應的ESD電源鉗位117
4.5.6ESD電源鉗位設計綜合——對預充電與充電延遲不敏感的ESD電源鉗位117
4.6ESD電源鉗位設計綜合——雙極型ESD電源鉗位118
4.6.1應用齊納擊穿觸發元件的雙極型ESD電源鉗位119
4.6.2應用雙極型晶體管BVCEO擊穿觸發元件的雙極型ESD電源鉗位119
4.6.3應用BVCEO雙極型晶體管觸發及可變觸發串聯二極管網絡的
雙極型ESD電源鉗位120
4.6.4應用頻率觸發元件的雙極型ESD電源鉗位120
4.7ESD電源鉗位主/從系統122
4.8總結和結束語123
習題123
參考文獻124
第5章ESD信號引腳網絡的設計與綜合127
5.1ESD信號引腳結構127
5.1.1ESD信號引腳網絡的分類127
5.1.2ESD信號器件的ESD設計綜合——關鍵設計參數129
5.2ESD輸入結構——ESD和引線焊盤布局129
5.2.1ESD和引線焊盤的布局與綜合129
5.2.2引線焊盤間的ESD結構130
5.2.3分離I/O和引線焊盤131
5.2.4分離與焊盤相鄰的ESD132
5.2.5ESD結構部分位于焊盤下方133
5.2.6ESD結構位于焊盤下方和焊盤之間134
5.2.7ESD電路和RF焊盤集成134
5.2.8引線焊盤下的RF ESD信號焊盤結構137
5.3ESD設計綜合和MOSFET的布局139
5.3.1MOSFET關鍵設計參數139
5.3.2帶有硅化物阻擋掩膜版的單個MOSFET142
5.3.3串聯共源共柵MOSFET142
5.3.4三阱MOSFET143
5.4ESD二極管的設計綜合和版圖144
5.4.1ESD二極管的關鍵設計參數144
5.4.2雙二極管網絡的ESD設計綜合146
5.4.3二極管串的ESD設計綜合147
5.4.4背靠背二極管串的ESD設計綜合148
5.4.5差分對ESD設計綜合148
5.5SCR的ESD設計綜合150
5.5.1單向SCR的ESD設計綜合151
5.5.2雙向SCR的ESD設計綜合154
5.5.3SCR的ESD設計綜合——外圍觸發元器件154
5.6電阻的ESD設計綜合和布局154
5.6.1多晶硅電阻設計布局154
5.6.2擴散電阻設計布局155
5.6.3p擴散電阻設計布局155
5.6.4n擴散電阻設計157
5.6.5埋置電阻158
5.6.6n阱電阻159
5.7電感的ESD設計綜合160
5.8總結和結束語161
習題161
參考文獻163
第6章保護環的設計與綜合165
6.1保護環的設計與集成165
6.2保護環的特性165
6.2.1保護環的效率165
6.2.2保護環理論——廣義雙極型晶體管的視角167
6.2.3保護環理論——逃逸概率的視角167
6.2.4保護環——注入效率168
6.3半導體芯片劃片槽保護環169
6.4I/O到內核保護環170
6.5I/O到I/O保護環171
6.6I/O內部保護環172
6.6.1I/O單元內部保護環172
6.6.2ESD到I/O的片外驅動保護環172
6.7ESD信號引腳保護環173
6.8保護環元件庫175
6.8.1n溝道MOSFET保護環175
6.8.2p溝道MOSFET保護環177
6.8.3RF保護環180
6.9混合信號電路保護環——數字到模擬180
6.10混合電壓保護環——從高壓到低壓181
6.11無源和有源保護環183
6.11.1無源保護環183
6.11.2有源保護環183
6.12槽隔離保護環184
6.13硅穿孔保護環186
6.14保護環DRC187
6.14.1內部閂鎖和保護環設計規則188
6.14.2外部閂鎖保護環設計規則188
6.15保護環和計算機輔助設計方法189
6.15.1內置的保護環189
6.15.2p-cell保護環189
6.15.3保護環p-cell的SKILL代碼191
6.15.4保護環電阻計算機輔助設計檢查199
6.15.5保護環調整的后處理方法200
6.16總結和結束語201
習題201
參考文獻203
第7章ESD全芯片設計——集成與結構207
7.1設計綜合與集成207
7.2數字設計207
7.3定制設計和標準單元設計207
7.4存儲器ESD設計208
7.4.1DRAM設計208
7.4.2SRAM設計211
7.4.3非揮發性RAM ESD設計213
7.5微處理器ESD設計214
7.5.1具有5～3.3V接口的3.3V微處理器214
7.5.2具有5～2.5V接口的2.5V微處理器216
7.5.3具有3.3～1.8V接口的1.8V微處理器216
7.6專用集成電路（ASIC）217
7.6.1ASIC ESD設計217
7.6.2ASIC設計門陣列標準單元I/O218
7.6.3多電源軌ASIC設計系統218
7.6.4具有電壓島的ASIC設計系統219
7.7CMOS圖像處理芯片設計221
7.7.1長/窄標準單元的CMOS圖像處理芯片設計222
7.7.2短/寬標準單元的CMOS圖像處理芯片設計222
7.8混合信號結構223
7.8.1混合信號結構——數字和模擬223
7.8.2混合信號結構——數字、模擬和RF223
7.9總結和結束語225
習題226
參考文獻227
致謝
第1章ESD設計綜合1
1.1ESD設計綜合與系統結構流程1
1.1.1自頂向下的ESD設計1
1.1.2自底向上的ESD設計1
1.1.3自頂向下的ESD設計——存儲器芯片3
1.1.4自頂向下的ESD設計——ASIC設計系統3
1.2ESD設計——信號通路和備用電流通路4
1.3ESD電路和原理圖結構思想5
1.3.1理想的ESD網絡和直流電流-電壓設計窗口6
1.3.2ESD設計窗口6
1.3.3頻域設計窗口下的理想ESD網絡8
1.4半導體芯片和ESD設計方案的映射10
1.4.1半導體制造商之間的映射10
1.4.2ESD設計在不同工藝之間的映射11
1.4.3從雙極工藝向CMOS工藝的映射12
1.4.4從數字CMOS工藝向數模混合CMOS工藝的映射13
1.4.5從體硅CMOS工藝向絕緣襯底上的硅（SOI）工藝的映射13
1.4.6ESD設計——由CMOS向RF CMOS工藝的映射14
1.5ESD芯片結構和ESD測試標準15
1.6ESD測試15
1.6.1ESD質量鑒定測試16
1.6.2ESD測試模型16
1.6.3ESD特性測試17
1.6.4TLP測試17
1.7ESD芯片結構和ESD備用電流通路18
1.7.1ESD電路、I/O和核心18
1.7.2ESD信號引腳電路19
1.7.3ESD電源鉗位網絡20
1.7.4ESD軌間電路21
1.7.5ESD設計和噪聲22
1.7.6內部信號通路的ESD網絡23
1.7.7跨區域ESD網絡23
1.8ESD網絡、順序和芯片結構24
1.9ESD設計綜合——無閂鎖的ESD網絡25
1.10ESD設計思想——器件之間的緩沖27
1.11ESD設計思想——器件之間的鎮流28
1.12ESD設計思想——器件內部的鎮流29
1.13ESD設計思想——分布式負載技術29
1.14ESD設計思想——虛設電路30
1.15ESD設計思想——電源去耦31
1.16ESD設計思想——反饋環去耦31
1.17ESD版圖和布局相關的思想32
1.17.1設計對稱32
1.17.2設計分段33
1.17.3ESD設計思想——利用空白空間34
1.17.4ESD設計綜合——跨芯片線寬偏差（ACLV）34
1.17.5ESD設計思想——虛設圖形36
1.17.6ESD設計思想——虛設掩膜36
1.17.7ESD設計思想——鄰接37
1.18ESD設計思想——模擬電路技術38
1.19ESD設計思想——線邦定38
1.20設計規則38
1.20.1ESD設計規則檢查（DRC）39
1.20.2ESD版圖和原理圖（LVS）39
1.20.3電學電阻檢查（ERC）39
1.21總結和結束語40
習題40
參考文獻41
第2章ESD架構和平面布局46
2.1ESD平面布局設計46
2.2外圍I/O設計46
2.2.1焊盤限制的外圍I/O設計結構47
2.2.2焊盤限制的外圍I/O設計結構——交錯I/O48
2.2.3核心電路限制的外圍I/O設計結構49
2.3在外圍I/O設計結構中集成ESD電源鉗位單元50
2.3.1外圍I/O設計結構中在半導體芯片拐角處集成ESD電源鉗位單元50
2.3.2在外圍I/O設計結構中集成ESD電源鉗位單元——電源焊盤51
2.4在外圍I/O設計結構中集成ESD電源鉗位單元——
主/從ESD電源鉗位單元系統51
2.5陣列I/O53
2.5.1陣列I/O——片外驅動模塊54
2.5.2陣列I/O四位組結構55
2.5.3陣列I/O成對結構56
2.5.4陣列I/O——全分布式57
2.6ESD架構——虛設總線結構59
2.6.1ESD架構——虛設VDD總線59
2.6.2ESD架構——虛設接地（VSS）總線60
2.7本地電壓電源供給結構61
2.8混合電壓結構62
2.8.1混合電壓結構——單電源供給62
2.8.2混合電壓結構——雙電源供給63
2.9混合信號結構65
2.9.1混合信號結構——二極管66
2.9.2混合信號結構——CMOS66
2.10混合系統結構——數字和模擬CMOS67
2.10.1數字和模擬CMOS結構67
2.10.2數字和模擬平面布局——模擬電路布局68
2.11混合信號結構——數字、模擬和RF結構70
2.12總結和結束語71
習題71
參考文獻73
第3章ESD電源網絡設計75
3.1ESD電源網絡75
3.1.1ESD電源網絡——ESD設計關鍵參數75
3.1.2ESD和備用通路——ESD電源網絡電阻的作用75
3.2半導體芯片阻抗78
3.3互連失效和動態導通電阻79
3.3.1互連動態導通電阻79
3.3.2鈦/鋁/鈦互連失效80
3.3.3銅互連失效82
3.3.4互連材料的熔點83
3.4互連連線和通孔指南83
3.4.1針對人體模型（HBM）ESD事件的互連連線和通孔指南84
3.4.2針對機器模型（MM）ESD事件的互連連線和通孔指南84
3.4.3針對充電設備模型（CDM）ESD事件的互連連線和通孔指南85
3.4.4針對人體金屬模型（HMM）和IEC 61000-4-2 ESD事件的
互連連線和通孔指南85
3.4.5連線和通孔的ESD指標86
3.5ESD電源網絡電阻86
3.5.1電源網絡設計——ESD電源網絡輸入電阻87
3.5.2ESD輸入到電源網絡連接——沿ESD總線的電阻88
3.5.3電源網絡設計——ESD電源鉗位到電源網絡電阻評估88
3.5.4電源網絡設計——電阻評估90
3.5.5電源網絡設計分布表示92
3.6電源網絡版圖設計94
3.6.1電源網絡設計——電源網絡的開槽94
3.6.2電源網絡設計——電源網絡的分割94
3.6.3電源網絡設計——芯片邊角95
3.6.4電源網絡設計——金屬層堆疊96
3.6.5電源網絡設計——連線槽和編織狀電源總線設計96
3.7ESD規格電源網絡的注意事項97
3.7.1充電設備模型標準電源網絡和互連設計注意事項97
3.7.2人體金屬模型與IEC標準電源網絡和互連設計注意事項97
3.8電源網絡設計綜合——ESD設計規則檢驗方法99
3.8.1電源網絡設計分析——應用ESD虛擬設計級的ESD DRC方法99
3.8.2電源網絡設計綜合——應用ESD互連參數化單元的ESD DRC方法99
3.9總結和結束語102
習題102
參考文獻104
第4章ESD電源鉗位106
4.1ESD電源鉗位106
4.1.1ESD電源鉗位的分類106
4.1.2ESD電源鉗位的設計綜合——關鍵設計參數107
4.2ESD電源鉗位的設計綜合108
4.2.1瞬時響應頻率觸發元件及ESD頻率窗口108
4.2.2ESD電源鉗位頻率設計窗口109
4.2.3ESD電源鉗位的設計綜合——電壓觸發的ESD觸發元件109
4.3ESD電源鉗位設計綜合——ESD電壓鉗位分流元件110
4.3.1ESD電源鉗位觸發條件與分流單元失效111
4.3.2ESD鉗位元件——寬度縮放111
4.3.3ESD鉗位元件——導通電阻112
4.3.4ESD鉗位元件——安全工作區域113
4.4ESD電源鉗位問題113
4.4.1ESD電源鉗位問題——上電與斷電113
4.4.2ESD電源鉗位問題——誤觸發113
4.4.3ESD電源鉗位問題——預充電113
4.4.4ESD電源鉗位問題——充電延遲114
4.5ESD電源鉗位設計114
4.5.1本地的電源供給RC觸發MOSFET ESD電源鉗位114
4.5.2非本地的電源供給RC觸發MOSFET ESD電源鉗位114
4.5.3改良的反相器級反饋的ESD電源鉗位網絡115
4.5.4ESD電源鉗位設計綜合——正向偏置觸發的ESD電源鉗位117
4.5.5ESD電源鉗位設計綜合——IEC 61000-4-2響應的ESD電源鉗位117
4.5.6ESD電源鉗位設計綜合——對預充電與充電延遲不敏感的ESD電源鉗位117
4.6ESD電源鉗位設計綜合——雙極型ESD電源鉗位118
4.6.1應用齊納擊穿觸發元件的雙極型ESD電源鉗位119
4.6.2應用雙極型晶體管BVCEO擊穿觸發元件的雙極型ESD電源鉗位119
4.6.3應用BVCEO雙極型晶體管觸發及可變觸發串聯二極管網絡的
雙極型ESD電源鉗位120
4.6.4應用頻率觸發元件的雙極型ESD電源鉗位120
4.7ESD電源鉗位主/從系統122
4.8總結和結束語123
習題123
參考文獻124
第5章ESD信號引腳網絡的設計與綜合127
5.1ESD信號引腳結構127
5.1.1ESD信號引腳網絡的分類127
5.1.2ESD信號器件的ESD設計綜合——關鍵設計參數129
5.2ESD輸入結構——ESD和引線焊盤布局129
5.2.1ESD和引線焊盤的布局與綜合129
5.2.2引線焊盤間的ESD結構130
5.2.3分離I/O和引線焊盤131
5.2.4分離與焊盤相鄰的ESD132
5.2.5ESD結構部分位于焊盤下方133
5.2.6ESD結構位于焊盤下方和焊盤之間134
5.2.7ESD電路和RF焊盤集成134
5.2.8引線焊盤下的RF ESD信號焊盤結構137
5.3ESD設計綜合和MOSFET的布局139
5.3.1MOSFET關鍵設計參數139
5.3.2帶有硅化物阻擋掩膜版的單個MOSFET142
5.3.3串聯共源共柵MOSFET142
5.3.4三阱MOSFET143
5.4ESD二極管的設計綜合和版圖144
5.4.1ESD二極管的關鍵設計參數144
5.4.2雙二極管網絡的ESD設計綜合146
5.4.3二極管串的ESD設計綜合147
5.4.4背靠背二極管串的ESD設計綜合148
5.4.5差分對ESD設計綜合148
5.5SCR的ESD設計綜合150
5.5.1單向SCR的ESD設計綜合151
5.5.2雙向SCR的ESD設計綜合154
5.5.3SCR的ESD設計綜合——外圍觸發元器件154
5.6電阻的ESD設計綜合和布局154
5.6.1多晶硅電阻設計布局154
5.6.2擴散電阻設計布局155
5.6.3p擴散電阻設計布局155
5.6.4n擴散電阻設計157
5.6.5埋置電阻158
5.6.6n阱電阻159
5.7電感的ESD設計綜合160
5.8總結和結束語161
習題161
參考文獻163
第6章保護環的設計與綜合165
6.1保護環的設計與集成165
6.2保護環的特性165
6.2.1保護環的效率165
6.2.2保護環理論——廣義雙極型晶體管的視角167
6.2.3保護環理論——逃逸概率的視角167
6.2.4保護環——注入效率168
6.3半導體芯片劃片槽保護環169
6.4I/O到內核保護環170
6.5I/O到I/O保護環171
6.6I/O內部保護環172
6.6.1I/O單元內部保護環172
6.6.2ESD到I/O的片外驅動保護環172
6.7ESD信號引腳保護環173
6.8保護環元件庫175
6.8.1n溝道MOSFET保護環175
6.8.2p溝道MOSFET保護環177
6.8.3RF保護環180
6.9混合信號電路保護環——數字到模擬180
6.10混合電壓保護環——從高壓到低壓181
6.11無源和有源保護環183
6.11.1無源保護環183
6.11.2有源保護環183
6.12槽隔離保護環184
6.13硅穿孔保護環186
6.14保護環DRC187
6.14.1內部閂鎖和保護環設計規則188
6.14.2外部閂鎖保護環設計規則188
6.15保護環和計算機輔助設計方法189
6.15.1內置的保護環189
6.15.2p-cell保護環189
6.15.3保護環p-cell的SKILL代碼191
6.15.4保護環電阻計算機輔助設計檢查199
6.15.5保護環調整的后處理方法200
6.16總結和結束語201
習題201
參考文獻203
第7章ESD全芯片設計——集成與結構207
7.1設計綜合與集成207
7.2數字設計207
7.3定制設計和標準單元設計207
7.4存儲器ESD設計208
7.4.1DRAM設計208
7.4.2SRAM設計211
7.4.3非揮發性RAM ESD設計213
7.5微處理器ESD設計214
7.5.1具有5～3.3V接口的3.3V微處理器214
7.5.2具有5～2.5V接口的2.5V微處理器216
7.5.3具有3.3～1.8V接口的1.8V微處理器216
7.6專用集成電路（ASIC）217
7.6.1ASIC ESD設計217
7.6.2ASIC設計門陣列標準單元I/O218
7.6.3多電源軌ASIC設計系統218
7.6.4具有電壓島的ASIC設計系統219
7.7CMOS圖像處理芯片設計221
7.7.1長/窄標準單元的CMOS圖像處理芯片設計222
7.7.2短/寬標準單元的CMOS圖像處理芯片設計222
7.8混合信號結構223
7.8.1混合信號結構——數字和模擬223
7.8.2混合信號結構——數字、模擬和RF223
7.9總結和結束語225
習題226
參考文獻227
今日66折
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。
優惠價：87
355
絕版無法訂購