Verilog HDL數字系統設計與驗證 :以太網交換機案例分析(簡體書)
商品資訊
系列名:電子信息科學與工程類專業規劃教材
ISBN13:9787121407741
出版社:電子工業出版社
作者:喬廬峰; 陳慶華
出版日:2021/03/01
裝訂/頁數:平裝/231頁
規格:24cm*17cm (高/寬)
版次:一版
商品簡介
本書將乙太網交換機電路的設計與實現作為完整案例,分別介紹了介質存取控制(MAC)控制器、資料幀合路電路、MAC幀處理電路、基於雜湊散列的查表電路、簡易佇列管理器、基於鏈表的佇列管理器、變長分組的分割與重組電路等通信和網路中常用的電路,並以此為基礎,採用循序漸進、由簡單到複雜的方式,給出了兩個版本的完整乙太網交換機電路。書中所有電路都給出了必要的功能說明、演算法原理和內部結構,以及完整的Verilog硬體描述語言設計代碼和模擬測試代碼。根據需要,書中穿插補充了基於現場可程式設計閘陣列實現時需要考慮的系統時鐘生成、系統設計約束、系統重定設計、環回測試、IP核生成與調用、FPGA線上調試、模組模擬與系統模擬等具體的工程技術問題。本書中的所有代碼都在FPGA開發環境上進行了實際驗證。登錄華信教育資源網(www.hxedu.com.cn)可註冊並免費下載本書代碼。讀者通過模擬分析可學習複雜數位系統的設計,也可以結合FPGA開發板開展數位系統綜合實驗,實現簡易的乙太網交換機。
主題書展
更多書展今日66折
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大,除封面破損、內頁脫落等較嚴重的狀態,其餘商品將正常出貨。
特別提醒:部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供,需以QR CODE 連結至當地網站註冊“並通過驗證程序”,方可下載使用。
無現貨庫存之簡體書,將向海外調貨:
海外有庫存之書籍,等候約45個工作天;
海外無庫存之書籍,平均作業時間約60個工作天,然不保證確定可調到貨,尚請見諒。
為了保護您的權益,「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨,請在商品鑑賞期內寄回,且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。